LATTICE开发板原理图测试代码软件使用以及中文资料3(3)

LATTICE开发板

莱迪思还提供许多用于LatticeXP系列的预先设计的IP（Intellectual

Property，知识产权）ispLeverCORE 模块。采用这些IP标准模块，设计者可以将精力集中于自己设计中的特色部分，从而提高工作效率。

器件结构

LatticeXP器件的中间是逻辑块阵列，器件的四周是可编程I/O单元（Program I/O Cell，简称PIC）。在逻辑块的行之间分布着嵌入式RAM块（sysMEM Embedded Block RAM，简称EBR）。

图1 LatticeXP器件结构示意图

PFU阵列的左边和右边，有非易失存储器块。在配置模式，通过IEEE 1149.1口或sysCONFIG外部口对非易失存储器块编程。上电时，配置数据从非易失存储器块传送至配置SRAM。采样这种技术，就不再需要昂贵的外部配置存储器，设计没有未经许可的读回风险。数据从配置数据经宽总线从非易失存储器块传送至配置SRAM，这个过程只有数毫秒时间，提供了能容易地与许多应用接口的瞬时上电能力。

器件中有两种逻辑块：可编程功能单元（Programmable Function Unit，简称PFU）；无RAM的可编程功能单元（Programmable Function Unit without RAM，简称PFF）。PFU包含用于逻辑、算法、RAM/ROM和寄存器的积木块。PFF包含用于逻辑、算法、ROM的积木块。优化的PFU和PFF能够灵活、有效地实现复杂设计。器件中每行为一种类型的积木块，每三行PFF间隔就有一行PFU。

每个PIC块含有两个具有sysIO接口的PIO对。器件左边和右边的PIO对可配置成LVDS发送、接收对，sysMEM EBR是大的专用快速存储器块，可用于配置成RAM或ROM。

百度搜索“77cn”或“免费范文网”即可找到本站免费阅读全部范文。收藏本站方便下次阅读，免费范文网，提供经典小说教育文库LATTICE开发板原理图测试代码软件使用以及中文资料3(3)在线全文阅读。