LATTICE开发板原理图测试代码软件使用以及中文资料3(13)

LATTICE开发板

图10 DQS走线

PIO

PIO内含4个块：输入寄存器块、输出寄存器块、三态寄存器块和控制逻辑块。这些块含有寄存器用于单数据率（SDR）和双数据率（DDR）运行，且伴有必须的时钟和选择逻辑。在这些块中，还有用于调整引入时钟和数据信号的可编程延时线。

输入寄存器块

输入寄存器块含有延时单元和用来调理信号的寄存器。图11为输入寄存器块的电路图。来自sysIO的输入信号DI送至输入寄存器块。在被选的块中，输入信号可以旁路寄存器和延时单元直接用作组合信号INDD，时钟INCK输入至DQS延时块。倘若未选择旁路信号，信号首先通过可选的延时块。使用全局时钟时，这个延时确保无需正的输入寄存器保持时间。

百度搜索“77cn”或“免费范文网”即可找到本站免费阅读全部范文。收藏本站方便下次阅读，免费范文网，提供经典小说教育文库LATTICE开发板原理图测试代码软件使用以及中文资料3(13)在线全文阅读。