数字电子技术课后习题及答案(8)

题图4.18（2）F2?AC?BC

4.19 试用四位集成全加器实现将余3BCD码转换为8421BCD码的电路。 解：由数字编码知识可知： 3BCD码=8421BCD码+3

即：8421BCD码= 3BCD码-3

减去一个数，就等于加上这个数的补码，在4位二进制中，-3的补码是13。因此可以使用4为全加器实现本题的要求。

题图4.19

4.20 如图题4.20所示逻辑电路由两个功能块①和②组成，X1X0和Y1Y0是两个

2位2进制数，要求： （1） 分析每个功能块电路的逻辑功能，写出逻辑表达式，列出真值表； （2） 分析整个电路的逻辑功能。

74LS138X1Y1X0Y01A2A1A0STASTBSTCY0Y1Y2Y3Y4Y5Y6Y7①74LS20&B1&D174LS2074LS25311D01D11D21D31EN2D02D12D22D32ENA1A01YB02YD0② 图题4.20

（1）解： XY1 1 0 0 0 0 0 1 0 1 1 0 1 0 1 1 1 1 B0 0 1 0 1 0 1 0 1 B1 0 1 1 1 0 0 0 1 D1 0 1 1 0 1 0 0 1

B1?X1?Y1?B0?X1?Y1?B0?X1?Y1?B0?X1?Y1?B0

?(X1?Y1?X1?Y1)B0?X1?Y1(B0?B0)

?X1?Y1?B0?X1?Y1

D1?X1?Y1?B0?X1?Y1?B0?X1?Y1?B0?X1?Y1?B0

?X1（?Y1?B0?Y1?B0）?X1（?Y1?B0?Y1?B0）

?X1（?Y1?B0）?X1（?Y1?B0）

?X1?Y1?B0

X0(S1) 0 0 1 1 Y0(S0) 0 1 0 1 B0(ZA)= I0A=0 I1A=1 I2A=0 I3A=0 D0(ZA)= I0A=0 I1A=1 I2A=1 I3A=0 B0?X0?Y0

D0?X0?Y0?X0?Y0?X0?Y0

（3） 本题图的功能是一个2位全减器：D1D0=X1X0-Y1Y0,B1是借位。

4.21 试判断下列函数组成的电路是否存在风险，是何种风险。 （1）F?AB?ABC （2）F?ABCC?AABC （3）F?ABC?CD （4）F?ACD?BD

解：（1）当A=C=1时，F?B?B，故存在险象，会出现负窄脉冲干扰。 （2）当A=B=1时，F?CC?C，故存在险象，会出现正窄脉冲干扰。 （3）当A=B=D=1时，F?CC?C?C，故存在险象，会出现负窄脉冲干扰。 （4）当A=B=C=1时，F?D?D?DD，故存在险象，会出现正窄脉冲干扰。

第五章 集成触发器

5.1 画出由两个或非门构成的基本RS触发器的电路图，并写出状态转换表。已知RS的输入波形如图题5-28所示，试画出输出Q和的波形。设初始状态为Q=0。

图题5-28

解：用或非门构成RS触发器

值得说明的是，利用或非门构成基本触发器时，其置位、复位被定义为S、R!！

图中，灰色为约束条件区域，此时基本触发器的输出为红色线条，即Q和Q均为“1”，是触发器不允许的状态；蓝色区域为不定状态，它是在R、S由“1”同时变为“0”而出现的状态，由于实现无法判断触发器将会是什么状态，故称之为不定状态。

5.2 已知同步D触发器的波形如图题5-29所示，试画出输出Q的波形。设触发器的初始状态为Q=0。

CPCPDD(a)(b)

图题5-29

解：同步D触发器存在空翻转问题，在CP高电平期间，当Q为0时，如果出现D由0变为1，对触发器的Q就会变成1；在CP高电平期间，当Q为1时，如果出现D由1变为0，对触发器的Q就会变成0。也就是说，在CP高电平期间，D的变化会引起D触发器的状态变化。

5.3 主从JK触发器的输入CP、J、K的波形如图5-30所示，试画出输出Q的波形。设触发器的初始状态为Q=0。

CPCPJJKK(a)(b)

图题5-30

解：JK触发器是在CP的下降沿，依据JK的输入而使得触发器状态发生变化。

5.4 已知，图5-31中各触发器的初始状态Q=0，试画出在CP脉冲作用下各触发器Q端的电压波形。

1CP1D>C1FF11CP11J>C11KFF5QCPQ1CP1D>C1FF21J>C11KFF6QCP1QCP1D>C1FF31J>C11KFF7Q1CPQCP1D>C1FF41J>C11KFF8QQCP

图题5-30

解：根据各个触发器的连接关系，并注意到各自的有效沿，可以画出如下波形。

百度搜索“77cn”或“免费范文网”即可找到本站免费阅读全部范文。收藏本站方便下次阅读，免费范文网，提供经典小说综合文库数字电子技术课后习题及答案(8)在线全文阅读。