07.基础电路设计(七) EMC对策与雷击防护(4)

大化，也就是說在相同條件下必需使實效電感最小化(圖10)。

要使相互電感M成為最大化，乃是意味著使往復的電流loop作最大的磁氣結合，亦即當電流loop的往復線作鄰接配線時，其結果就是loop面積最小的時候(圖11)。需注的是信號線與接地線一旦分開的話，就無法獲得預期的實效電感，此時的實效電感大小大約是自我電感的一半左右。

Ground

CMOS IC/LSI動作時ground流有switching電流(過渡電流)，該過渡電流如果侵入電路共通阻抗(impedance)所構成的電路block時，就會成造成重大障礙，其中又以ground產生的電位差會造成機器發生誤動作，並成為放射噪訊的發生源，因此長久以來一直受到高度重視，這表示降低ground的阻抗，與確保電子機器的性能具有密切的關連。多層基板是由面構成ground，所以比較容易獲得近乎理想狀況的低阻抗效果，雙面基板時就必需設法分散ground電流並降低阻抗(impedance)，基本上可以採用上述的梳形配線作對策。最後將本節介紹的重點整理成如下:

(一)減低導線pattern的長度，降低自我阻抗(impedance)。

(二)減低pattern導線的長度對降低自我阻抗(impedance)具有很好的效應。導線patte rn的寬度增加10倍，自我阻抗 祇降低一半，相較之下導線pattern的長度減低一半，自我阻抗可降低1/2.2以下。 (三)將往復電流loop鄰接配線，可以有效減低實效電感(inductance)；減少電流loop 的面積，可獲得最大值的相互電感(inductance)。

(四)實效電感與電流兩者相乘的積，會變成電磁放射噪訊磁界的大小。

(五)電流loop的面積是指實際圍繞信號線與接地線(return line)的面積，如果信號線 與接地線未鄰接貼近時，實效電感(inductance)會大幅降低。

如上所述根本上最有效的噪訊對策就是「不製造」、「不接受」噪訊，不過最近大部份的電子機器基於設計上的需要，大多是利用介面cable與外部機器、感測器連接，在靜電、電界、磁界、電洞(surge)等噪訊非常複雜的環境下，介面cable會接收EMI產生誘導電壓，最後造成電子機器誤動作immunity等問題。為了阻隔噪訊入侵通常會在conn ector端子附近裝設filter，不過介面上的EMI對策，根本方法是優先處理介面本身，殘餘的噪訊才用filter去除，因此接下來要介紹有關介面EMC的對策rule。

EMC的對策重點

(一).降低grand?電源系的阻抗(impedance)

grand是電路動作的基準電位，因此基準電位穩定化非常重要，此外還必需抑制電源line的IC/LSI在switching時產生的過渡電流流動。

※數位與類比混載電路，必需將電氣性、物理性的ground?電源系分開或是絕緣，ground的供給端需作一點接地。圖12是利用相同電源驅動類比電路與數位電路，不過實際上盡可能改採各別電源方式，提高兩種性質不同的電路所需的電力，主要原因是希望避免兩種電路的ground?電源發生結合效應。

※雙面印刷電路的場合為了穩定ground，因此電路板上必需設置很大的空曠面，再利用ground pattern填埋。 ※由於高耗電CPU等LSI是以大電流作高速switching動作，因此可能會對周圍的IC/LSI造成影響，此時可以採取Decoupling對策，或是在電源部位各別設置Filter，防止電源的高頻成份流入其它電路，進而降低不良影響。

※多層基板的場合各面被分割成複數層，因此電源層屬於低阻抗(impedance)，高頻電流會擴散至一面，如果電源與介面cable連接時，就會供給common mode電流，造成EMI更加惡化。

※Decoupling Condenser的作用是當作局部電源效應，使電源?ground之間的電流loop最小化。

(二).避免使用over spec的高速IC

※IC的站立與下降時間越短，相對的頻率頻譜範圍越寬，由於放射與頻率 成一定比例，而cross talk又與頻率成一定比例增加，因此使的EMI對策變得非常困難，此種情況就必需嚴格限制使用over spec的高速IC。 ※使用低耗電低電壓IC，對抑制EMI的噪訊能量具有重大效益。

(三).反覆周期性的高速clock電路，必需進行阻抗(impedance)整合高頻電路的頻率波長如果大於pattern長度所能忽視的長度時，傳輸線路上波形的位相與振幅就會對電路造成影響，最後導致linking over shoot等現象，因此反覆周期性的高速clock電路，必需進行阻抗(impedance)整合。

※因linking造成的偏斜波形，是發生放射與cross talk的主要原因之一。 ※無終端時反射係數如下式所示:

p=(ZR-ZO)/(ZR+ZO)----------------------------(12)

如上所述最有效的終端法是並列終端與Tabnan終端，不過這兩種方式最大缺點是DC成份的耗電性偏高，很容易造成驅動端IC過度負擔。

※雖然直列終端的設有終端電阻，不過即使收信端發生反射，也不會使驅動端產生再反射，而且這種方式的damping電阻通常祇有數十Ω左右。

(四).為減緩cross talk，必需增加信號pattern之間的結合阻抗(impedance)雖然具體方法是擴大物理間隔，不過實際上大部份的電路板並無充裕的空間，因此建議下列替代方法:

※由於cross talk的大小隨著並行pattern的長度增加，因此建議儘量縮短高速信號pattern的長度。

※在複數並行的信號pattern之間設置ground pattern，除此之外增加電路板上的輸出入line長度，可獲得相當好的效果。

(五).高頻電路的元件layout，要求短pattern導線，因此必需優先檢討元件的layout

※長度很長的並行pattern導線，在信號pattern導線之間設置與ground相同電位的pattern導線。 ※利用cable與LCD連接時，必需避免造成ferrite core尺寸與loop面積過大。

※電路必需平衡化，具體而言就是抑制電路與ground層的阻抗(impedance)，並使信號source端、return端與ground的阻抗(impedance)變成一致。

(六).電源?ground層的對策

降低由於電源?ground層的阻抗(impedance)，主要目的是要抑制電源?ground層的噪訊(noise)，尤其是隨著系統clock高速高頻化，高頻電流祇會在導體表面流動(簡稱為pattern的表皮效應)，造成導體的阻抗變高，如果高頻電流流入具有阻抗的導體，就會產生電下降的問題，有鑑於此必需設法形成一個接近理想狀況的ground層，使電路的基準電壓即使是高頻電流，也不會產生電壓變化，換句話說ground層的低阻抗化，乃是最有效的噪訊對策。低阻抗化具體方法是減輕表皮效應，同時擴大平面(plain)的面積，使電感(inductance)最小化。利用多層電路板構成電源?ground層的高頻電路，雖然無法達成相同電位的理想狀況，不過卻是實現高可靠性、高noise margin系統不可欠缺的要素，除此之外多層電路還具備下列優點:

※利用ground面(plain)與信號線之間形成的容量與輸出IC的輸出阻抗(impedan ce)時定數，使數位波形遲鈍化進而抑制多餘的高頻波成份的強度(level)。

※在信號線下方的ground面，可以利用數位信號電流，有效抑制極峻的磁束變化，並減輕外部磁界的影響。 ※可以降低特性阻抗(impedance)，由於信號線與ground兩者結合後會變的很大，因此可以抑制cross talk。

※信號線與grand兩者所形成的loop面積，相對的可以縮小。降低電源層的高頻電流，可將Decoupling Condenser以

Filter

所謂的噪訊事實上是從靜電噪訊、電磁(電界/磁氣/電磁界) 噪訊、雷電surge、電力機器等處產生，但不論是何種形式的噪訊，當噪訊能量超過某種程度，就會對電子機器造成不同程度的傷害，尤其是高電壓impulse noise、高能量的雷電surge，如果侵入通信導線或是電力線時，就會造成系統設備的絕緣受到破壞導致嚴重的燒毀，甚至引發社會性恐慌。雷電surge無法使用一般的filter電路去除，必需使用可變電阻(Varistor)、Arrester、Silicon Surge 、Absorber等雷電surge對策元件。常用的filter電路其電容器的容量，往往高達數十V至數百V不等，由此可見數千V的高電壓、高能量雷電surge如果流入通信導線或是電力線的話，造成的後果令人無法預期。有關雷電surge將另有專題介紹，本節祇針對motor、變壓器、開關、螢光燈等噪訊能量較小的人工噪訊作為檢討對象。上述電力設備常用的對策是使用LCR元件的filtering電路，必需注意的是未作同軸cable、shield線等介面對策，祇是一昧著重filter的手法並不正確，基本上應該先進行介面對策，剩餘噪訊成份才利用filter作濾除(filtering)，也就是說在設計階段就需將filter納入考量，同時還需要配合外部機器與感測器的資料收授，如此才能使filter發揮去除噪訊的功能。Filter是由線圈(coil)與電容器構成low pass filter，它可作高頻噪訊的filtering，不過噪訊的頻率超過數十MHz時，由於寄生電感(induct ance)與浮游容量，使得filter不易發揮應有的特性，因此對策上必需事先降低寄生電感與浮游容量。此外Condenser的lead wire電感(inductance)成份，與線圈的線間分佈容量會成為高頻寬衰減的要因，不過祇要選用頻寬相同的filter，就可有效解決上述問題。filtering的噪訊分成normal mode與common mode兩種(圖13)，因此filter的結構與方法也分成不平衡mode filter(normal mode噪訊時使用)，平衡mode filter (com mon mode噪訊時使用)兩種，為了不讓噪訊流入電路基板內，因此一般filter都裝設在電路基板的輸入端。

(a).不平衡mode的噪訊對策

不平衡mode噪訊可使用圖14所示，由L、C元件所構成的filter進行噪訊的對策。由圖可知噪訊的阻抗值(impedance)可以改變filter的結構，換言之必需針對噪訊與信號的頻率範圍，設計可以去除噪訊的filter。如果噪訊與信號的頻率範圍重疊時，雖然無法利用硬體的filter去除噪訊，不過卻可利用兩者特性上的差異，以digital filter進行信號處理，同時將噪訊成份去除。

百度搜索“77cn”或“免费范文网”即可找到本站免费阅读全部范文。收藏本站方便下次阅读，免费范文网，提供经典小说综合文库07.基础电路设计(七) EMC对策与雷击防护(4)在线全文阅读。