假設印刷電路板上形成的導體pattern自我電感(inductance)為 ，pattern寬度＋銅箔厚度為parameter，電感與pattern長度的關係如圖8所示。自我電感 的計算式如下所示:
導體的電感
【計算實例5】
假設獨立的印刷pattern寬度w 為0.2mm，導體厚度t 為18μm，長度λ 為100mm。詴算pattern的自我電感L 與導體R阻抗 。此外詴算頻率分別是1MHz、10MHz、 100MHz，導體的誘電率σ=0.58x108(S/m) 時的電抗(reactance)XL。
將以上數據代入式(4)與式(5)，分別計算自我電感 與導體阻抗 ，其結果如下:
L= 0.146μH R=0.47Ω
接著計算頻率為1MHz、10MHz、100MHz時的電抗(reactance) ，其結果如下:
f=1MHz時 f=10MHz時 f=100MHz時 XL=0.92Ω XL=9.2Ω XL= 92Ω
由以上計算結果可知動作頻率變高，在1MHz左右時阻抗(Z=R+jL∞)很低，因此pattern導線的電抗(reactance)強度還不致對電路造成影響。不過當頻率變成10 0MHz時，自我電感的電抗(reactance)XL 是導體阻抗 的200倍，也就是說一旦變成100MHz時，導線pattern產生的電壓下降成為無法忽視的問題，它與上述連接元件的pattern導線，在高頻領域時必需考慮的電感(inductance)具有相同意義。電感(inductance) 與導體的長度與寬度具有依存特性，導體的寬度越大長度越短，越能抑制阻抗(impedance)。由圖8可知自我電感具有長度方向依存特性，對寬度方向的依存性較低，例如寬度增加十倍，電感(inductance)大約降低一半左右，不過如果長度變成1/2時，電感值可改善至1/2.2以下。由此可知pattern變短是降低
阻抗(impedance)非常有效的方法。電感兩端發生的電壓下降程度，與電流的時間變化成一定比例，電壓下降e可利用下式求得:
e=L×(di/dt)----------------------------(8)
減緩電壓下降可利用式(6)抑制急遽的電流變化，並降低自我電感(inductance) 。di/dt與IC的站立時間特性有關，因此限制使用超過設計需求的高速IC，成為抑制噪訊值最佳手段。不過最近的高速IC輸出阻抗(impedance)一般祇有10Ω左右，站立時間為0.5n s，因此di/dt大約為 左右。
【計算實例6】
印刷電路板的條件與計算實例5相同，詴算108 (A/S)電流變化時的電壓e。
e＝L×(di/dt)
＝0.146(μH)× (A/S) ＝14.6(V)
由計算結果得知由於有導體阻抗，因此產生的電壓反而變低，而誘導電壓 的大小則超過預期。
電感最低化設計
如以上的說明印刷電路板的自我電感(inductance)對高速高頻電路而言，基於電路特性的考量，電路阻抗(impedance)已經成為無法忽視的問題，因為印刷pattern在高速switching時，根據計算實例6的計算結果可知，印刷pattern上會產生電壓下降等問題，該電位差隨著印刷pattern長度成為頻率的天線，也就是說它會變成電磁噪訊的發生源。減緩電磁噪訊的方法如上所述，必需延緩電流的時間變化(di/dt)，同時降低電感(inductance) ，不過基於IC特性與要求性能等限制，無法概括性決定di/dt，因此有關如何降低電感，成為所有電路共通性問題。然而電感是用物理尺寸決定，原則上縮短導線長度無法適用於所有電路，尤其是元件的位置關係，造成pattern長度變長時，要利用電感最小化減輕電感對電路的影響，往往無法順利獲得預期的效果，這種情況可在傳輸信號的電流loop電流方向降低實效電感，藉此減輕電感對高速高頻電路的影響。
圖9是兩條導體內電流流動的方向，電流流動的方向相同時稱為「common mode電流」(圖中實線部份)；電流流動的方向為相異方向時稱為「normal mode電流」(圖中虛線部份)，電流流動方向的差異造成的實效電感Leff 可用下式表示:
電磁放射噪訊的大小並非是電感(inductance)與高頻電流相乘的結果，而是電感與實效電感Leff兩者相乘的積，因此降低實效電感Leff成為減輕電磁放射噪訊重要的因素，也是探討EMI對策時的主要對象。為了降低實效電感Leff，以式(9)normal mode電流而言，可用下式表示:
L1=M 時會變成理想的實效電感，不過事實上不可能獲得0Ω的實效電感。滿足式(11)最大極限的條件是使相互電感M成為最
百度搜索“77cn”或“免费范文网”即可找到本站免费阅读全部范文。收藏本站方便下次阅读，免费范文网，提供经典小说综合文库07.基础电路设计(七) EMC对策与雷击防护(3)在线全文阅读。
相关推荐：