07.基础电路设计(七) EMC对策与雷击防护(2)

※可以抑制負載容量充放電時的電流。 ※可以減少反射的影響。

因此IC/LSI必需選擇適合該電路特性的低速元件，因為避免使用超過電路特性的高 速IC，可以減少不必要的噪訊以及電路誤動作等困擾，這也是最有效EMI對策的基 本概念。

接著要介紹decoupling在抑制電源?接地pattern導線層內高頻電源電流時所扮演的角色。

(c).Decoupling Condenser

Decoupling Condenser原本的目的是利用電容器儲存電荷，提供IC/LSI動作時必要的驅動電流，因此Decoupling Condenser必需具備可支援高速動作時貫穿電流等瞬間大電流的特性。傳統的Decoupling Condenser祇需針對每個IC，使用0.01～0.1μF高頻特性的陶瓷電容器即可，尤其是消耗電流與驅動電流之間無極大差異時使用TTL IC，基本上就不會造成特別的問題。不過IC高速化會使用信號站立時間變快，此外使用靜止電流與驅動電流的比很大的CMOS IC時，Decoupling Con denser的封裝方式則扮演關鍵性角色，由於Decoupling Condenser對電子電路具有重大影響，因此最近受到高度重視。圖3是電容器(Condenser)的高頻波等價電路，類似這樣的電路並非單純的Condenser，因為根本上lead端會存有寄生電感(Inductance)，而寄生電感會使Condenser無法充分對應鬚狀脈衝電流模樣的貫穿電流、充放電電流，最後造成電路動作延遲等嚴重後果，此時Decoupling Cond enser卻無法有效提供IC/LSI必要的驅動電流。造成上述現象主要原因是因為swi tch動作無法支援的電流，變成由電源提電流供，使得電源?接地pattern導線層內流有鬚狀脈衝電流(高頻電源電流)。

換言之為了使Decoupling Condenser可作高速動作，因此需設法使電感成份降至最低水準，常用手法是選擇chip ceramic condenser作對策，該元件通常是設於電源?接地端之間導線長度最短的區域，藉此降低電感成份。在IC/LSI眾多元件種類之中，有些元件有考慮電源?接地端的layout與Decoupling Condenser組裝問題，有些元件則未考慮上述問題。多層電路板的電源?接地是由batter面構成，因此電源?接地即使是高頻性，仍可見到阻抗(impendence)成份。IC/LSI用Decoupling Condenser的電荷屬於低阻抗，所以祇要補正IC/LSI不足的驅動電流，高頻電流就可以通過電源層流動。具體對策如圖4所示，在電路上裝設高頻用inductor，如此一來就可提高高頻阻抗(impendence)，進而防止switching時的動作電流流出電源側。如上所述當switching時，高頻貫穿電流會在CMOS LSI內部電源與接地之間流動，為了抑制IC/LSI的高頻大電流集中在電源?接地之間流動，同時減輕單位pin的電流，因此將電源與接地端子作多腳化(multi pin)設計成為常用的手段。如圖5所示實際pattern封裝設計時，並非概括性的設置Decoupling Condenser，而是在每個電源?接地之間設置Decoupling

Condenser。

(d).信號線的終端

要讓數位號產生的高頻波頻寬降至最低範圍，基本上必需防止傳輸線路不整合所造成的over shoot與linking波形變動，因為如此一來除了可以防止電路誤動作之外，還可使放射噪訊頻寬變窄。圖6是常用的對策方式，這種對策也稱為終端法，不過最有效的終端法是並列終端法與Tabnan終端法。

(e)降低電流loop面積

某點的電磁波電界強度 可用下式求得: E=K(f2AI/r) ------------------------(2) K:定數。 f:頻率。

A:電流loop的面積。 I:電流loop的電流大小。 r:至電流loop的距離。

由式(2)可知降低電界強度的條件是抑制 ，增加 值，也就是說要降低放射能量必需增加loop電流值，減少loop面積與頻率同時加大物理距離。loop面積最小化意味著可以降低從該處放射的噪訊能量，同時還可以避免成為噪訊放射至外部的天線，使得電子機器不會產生或是接受噪訊，進而獲得EMC防護對策的預期效果。除此之外layout封裝線路時，必需注意平行鄰接且長度較長的pattern，很容易發生cross talk使得噪訊值無法降低，因此必需特別謹慎處理。

文接著要探討有關layout封裝線路時的噪 :

①連接各電子元件的信號線電源?接地導線pattern，必需全部與inductance連接，尤其是使用雙面印刷電路板的場合，更需作精密通盤的檢討。

②已經裝有電子元件的印刷電路板，基本上就會有所謂的浮游容量，尤其是inducta nce的power line上，會佈滿整面浮游容量的「powder」。浮游容量的影響隨著頻率的增加，使得浮游容量變成無法忽視的潛在性問題。

③平行鄰接的兩條pattern導線，具有靜電容量與電感(inductance)成份。

接下來要介紹有關上述②、③項因靜電誘導與電磁誘導造成意外性的噪訊誘導事項；上述第①項則在後段「導體的inductance」章節中有詳細的說明。

(1)靜電誘導

圖7是靜電誘導造成誘導電壓的等價電路，誘導電壓可利用下式求得: V2=V1x{Z/(Z+ZS)}------------------(3) ZS:誘導體之間的浮游容量

Z:grand與被誘導line之間的阻抗(impedance)。

由於高頻電路的ZS、Z 絕對具有LC成份，因此可將高頻電路當作複素數考慮。

電路基板封裝時的電氣性

【計算實例3】

配電管內(duct)的電線與信號線相互緊密設置，假設兩者之間的結合容量為40pF/m，詴算100V，50Hz的電線與信號線長度10公尺時，被信號線誘導的電壓V2 。信號線ground的阻抗(impedance)為1MΩ。與10公尺長的信號線結合容量為400Pf時，電抗(reactance)ZS 計算如下:

從以上計算結果可知誘導電壓由於結合容量降低獲得舒緩，也就是說電力線與信號信如果能取得充分的物理間隔就是最好的對策。

(2)電磁誘導

被電磁誘導的電壓 可利用下式求得:

同相位電流在並行兩條pattern導線內流動時，會因磁氣結合變成相互電感誘導，此時的誘導電壓 會與pattern直列重疊，形成被誘導pattern進而變成cross loop電流。

【計算實例4】

pattern導線上的兩條信號線，間隔 ，pattern長度 ，詴算此時的相互電感(inductance) ；此外信號源的頻率為100MHz，電流 時，詴算此時的誘導電壓 。

百度搜索“77cn”或“免费范文网”即可找到本站免费阅读全部范文。收藏本站方便下次阅读，免费范文网，提供经典小说综合文库07.基础电路设计(七) EMC对策与雷击防护(2)在线全文阅读。