24小时制时钟—EDA课程设计报告

石家庄铁道大学

EDA课程设计报告

24小时制数字钟

学院 电气与电子工程学院 专业 电子信息专业 班级 电0904-2班 学号 20092360 学生姓名 指导教师 赵晓博

课程成绩 完成日期 2012年3月30日

石家庄铁道大学

数字钟设计与制作

2

课程设计任务书

电气与电子工程学院 电子信息专业 课程名称 学生姓名 题 目 主要内容： 本课程设计主要是利用硬件描述语言VHDL的设计思想，采用自顶向下的方法、划分模块来设计数字钟的几个模块。通过课程设计深入理解计算机的基本原理和方法，加深对计算机组成的理解。 要求： 1. 具有时、分、秒计数显示功能，且以24小时循环计时。 2. 具清零的功能，且能够对计时系统的小时、分钟进行调整。 3. 具有整点报时功能。 扩展： 1. 设置启/停开关。当按下启/停开关，将启动时钟开始计时，当再按一下启/停开关时，将终止计时操作。 2. 计时精度为1s。 3. 复位开关可以在任何情况下使用，即便在计时过程中，只要按一下复位开关，计时器就清零，并做好下次计时的准备。 4. 随意给定频率能分频至1s。

EDA课程设计 数字钟的设计与制作 时间 2011～2012学年第二学期2～6周 赵晓博 指导老师 石家庄铁道大学

数字钟设计与制作

3

数字钟的设计与制作

学生姓名： 指导老师：赵晓博

摘 要 系统使用EDA技术设计了数字钟，采用硬件描述语言VHDL按模块化方式进行设计，然后进行编程，时序仿真等。利用VHDL语言完成了数字钟的设计。该数字钟能实现时、分、秒计数的显示功能，且以24小时循环计时，具清零的功能，且能够对计时系统的小时、分钟进行调整，具有整点报时功能。整个系统使用方便，功能齐全，精度高，具有一定的开发价值。

关键字 数字钟；EDA；VHDL；

石家庄铁道大学

数字钟设计与制作

4

目录

1引言 .......................................................................5

1.1课题的背景、目的......................................................5 1.2设计的内容............................................................5 2 EDA、VHDL简介 .............................................................6

2.1EDA技术...............................................................6 2.2硬件描述语言——VHDL..................................................6

★VHDL的简介 .........................................................6 ★VHDL语言的特点 .....................................................7 ★VHDL的设计流程 .....................................................7

3 数字钟设计.................................................................8

3.1数字钟的工作原理......................................................8 3.1数字钟的实现流程......................................................8 3.2晶体振荡器...........................................................12 3.3分频电路.............................................................12 3.2部分程序实现.........................................................12 4 系统仿真..................................................................22

1.小时24制电路仿真图 ...................................................22 2.分钟59电路仿真图 .....................................................23 3.秒59制电路仿真图 .....................................................23 4.59转码电路仿真图.....................................................233 5.24转码电路仿真图......................................................24 6.动态扫描电路仿真图 ....................................................24 7.整点报时电路仿真图 ....................................................25 结束语......................................................................26 致谢........................................................................26 参考文献....................................................................26 附录........................................................................27

石家庄铁道大学

数字钟设计与制作

5

随着社会的发展，科学技术也在不断的进步。特别是计算机产业，可以说是日新月异，数字钟作为计算机的一个组成也随之逐渐进入人们的生活，从先前的采用半导体技术实现的数字钟到现在广泛应用的采用高集成度芯片实现的数字钟。数字钟正在向着功能强，体积小，重量轻等方向不断发展，本设计主要介绍的是一个基于超高速硬件描述语言VHDL对数字钟中显示电路进行编程实现。

近年来，集成电路和计算机应用得到了高速发展，现代电子设计技术已迈入一个崭新的阶段，具体表现在：（1）电子器件及其技术的发展将更多地趋向于为EDA服务；（2）硬件电路与软件设计过程已高度渗透；（3）电子设计技术将归结为更加标准、规范的EDA工具和硬件描述语言VHDL的运用；（4）数字系统的芯片化实现手段已成主流。因此利用计算机和大规模复杂可编程逻辑器件进行现代电子系统设计已成为电子工程类技术人员必不可少的基本技能之一。

1 引 言

1.1课题的背景、目的

本次设计的目的就是在掌握EDA实验开发系统的初步使用基础上，了解EDA技术，加深对计算机体系结构的理解。通过学习的VHDL语言结合电子电路的设计知识理论联系实际，掌握所学的课程知识，学习VHDL基本单元电路的综合设计应用。通过对实用数字钟的设计，巩固和综合运用计算机原理的基本理论和方法，理论联系实际，提高IC设计能力，提高分析、解决计算机技术实际问题的独立工作能力。通过课程设计深入理解计算机的组成原理，达到课程设计的目标。

1.2 设计的内容

利用VHDL设计数字钟显示电路的各个模块，并使用EDA工具对各模块进行仿真验证。数字钟显示电路的设计分为下面几个模块：秒计数模块、分计数模块、小时计数模块、整点报时.、动态扫描显示、转码、分频。完成以后把各个模块

百度搜索“77cn”或“免费范文网”即可找到本站免费阅读全部范文。收藏本站方便下次阅读，免费范文网，提供经典小说综合文库24小时制时钟—EDA课程设计报告在线全文阅读。