基于Quartus - II - 的FPGACPLD开发(8)

引入所有端口

然后点击OK,如下图所示。

Node or Bus 其他设置（暂不设置时点击OK）

点击ok,出现如下仿真图

输入端口待定的波形文件

6） 下面需要对输入信号赋予一定的值，利用波形编辑器工具对输入信号赋值：

波形编辑器工具栏

首先是时钟信号，点击clk所在的信号，然后点击工具栏中类似始终的快捷选项，则完成了对时钟的设置，用同样的方法对其他输入信号进行设置，（输入信号的图标带有i），各个信号设置完后，如下图；

设置好的仿真文件

7）点击Assignments,在下拉菜单中点击Settings,在新弹出的对话框中选择Simulator Settings,同时在该对话框中会出现相应的选项，要做功能仿真，故在Simulator mode 中选择Functional即功能仿真，点击OK,，设置完点击保存。

仿真设置

在功能仿真之前，要生成一个网络表，具体方法如下：点击Processing,在下拉菜单中选择Generate Functional Simulation Net list

生成功能仿真网络表

下图为网络仿真表成功生成时的报告：

功能仿真网络表报告

8）下一步进行功能仿真，点击仿真按钮（蓝色三角形），则会报告仿真成功，下图为报告图。

百度搜索“77cn”或“免费范文网”即可找到本站免费阅读全部范文。收藏本站方便下次阅读，免费范文网，提供经典小说综合文库基于Quartus - II - 的FPGACPLD开发(8)在线全文阅读。