基于Quartus - II - 的FPGACPLD开发(5)

保存波形文件

6）进行仿真设置。在软件中选择Assignments 下拉菜单下的setting命令，打开仿真器设置窗口。

设置菜单

选择Simulator Settings页面下的simulator mode下的Funtional，即做功能仿真，（也可选择simulator mode下的Timing，即做时序仿真，则下面的产生功能仿真网表文件可以跳过，直接Start simulation）然后点击OK即可。

仿真设置

功能仿真（or时序仿真）设置

然后产生功能仿真网表文件，选择Processing下拉菜单下Generate Function Simulation，产生功能仿真网表；

产生功能仿真网表（功能仿真必做，时序仿真不需要该步） 点击开始仿真的START按钮开始进行仿真：

运行仿真后的仿真结果

5 引脚分配

6 完整工程的编译 7 下载到目标器件

1）下载设置 2）下载

五、实验现象

2.2 VHDL编程方式设计2FSK调制器

一、实验目的

1、通过设计一个2FSK调制器，初步了解QuartusII采用VHDL编

程方式进行设计的流程。

2、进一步熟悉FPGA开发的流程以及基本的设计方法、基本的仿

真分析方法。 二、实验原理 三、实验内容 四、实验步骤

1、建立工程

1）双击QuartusП软件图标，进入编辑环境。点击File，在下拉菜单中选择New Project Wizard,弹出如下所示的对话框。

新建工程

2） 点击下面的Next 按钮，弹出下图所示的对话框，此对话框用来对新建的工程选择保存的路径和工程名。以PL_FSK的调制与解调为例，第一个空白处为保存的地方，第二个为新建的工程名，第三个必须要与实体名一致,即输入PL_FSK。

百度搜索“77cn”或“免费范文网”即可找到本站免费阅读全部范文。收藏本站方便下次阅读，免费范文网，提供经典小说综合文库基于Quartus - II - 的FPGACPLD开发(5)在线全文阅读。