DCBAA9A8A7A6A5A4A3A2A1A0D3D2D1D0Y3Y2Y1Y0CS?R/W?R/W?图JT9-4 习题9-11的图
题9-12 试比较PROM和PLA的阵列结构有何区别？
解：PROM中“与”阵列是固定的N取一译码器，存储矩阵为可编程的“或”阵列。 PLA中“与”阵列和“或”阵列均可由用户编程。
题9-13 可编程逻辑器件（PLD）基本结构中的核心部分是什么？
解：PLD的核心部分是两个逻辑门陈列，一个是“与”阵列，一个是“或”阵列。
题9-14 试分析图T9-2的与-或逻辑阵列，写出Y1、Y2、Y3与A、B、C、D之间的逻辑函数式。
AY1BY2CY3D图T9-2 习题9-14的图
解：由图可得
Y1?A??B?C?D? Y2?AB?A?B??CD??C?D Y3?ABCD?A?B?C?D?
题9-15 试分析图T9-3的与—或逻辑阵列，写出Y1、Y2与A、B、C、D之间的逻辑关系式。
Y1Y2D图T9-3 习题9-15的图
解：由图T9-3可直接写出
Y1?(AB??A?B?CD)?
?当AB=1）（?(CD??C?D)Y2??
高阻 (当AB=0)?题9-16 用PAL16R4设计2421编码的十进制计数器。编码表见表T9-1。
表T9-1 2421编码十进制计数器的编码表
计数顺序 0 1 2 3 4 5 6 7 8 9 10 解答过程略 题9-17 用PAL16R4设计一个4位二进制可控计数器。要求在控制信号M1M0?11时为预置数状态（时钟信号到达时将输入数据D3D2D1D0并行置入4个触发器中）；M1M0?01时为保持状态（时钟信号到达时所有的触发器保持状态不变）；M1M0?00时为复位状态（时
编 码 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 0 0 0 0 进位输出 0 0 0 0 0 0 0 0 0 1 0 钟信号到达时所有的触发器同时被置1）。此外，还应给出进位输出信号。 解答过程略
题9-18 试说明在下列应用场合下选用哪种类型的PLD最为合适。
（1） 小批量定型产品中的中规模逻辑电路。
（2） 产品研制过程中需要不断修改的中、小规模逻辑电路。 （3） 少量的定型产品中需要的规模较大的逻辑电路。 （4） 需要经常改变其逻辑功能的规模较大的逻辑电路。 （5） 要求能以遥控方式改变其逻辑功能的逻辑电路。 解：（1）用PAL比较合适 （2）用GAL比较合适 （3）可用EPLD或FPGA （4）用isp PLD比较合适 （5）用isp PLD比较合适
百度搜索“77cn”或“免费范文网”即可找到本站免费阅读全部范文。收藏本站方便下次阅读，免费范文网，提供经典小说教育文库铜陵学院 数字电子技术第9章习题解答(2)在线全文阅读。
相关推荐：