铜陵学院 数字电子技术 石建平
第9章习题解答
题9-1 存储器和寄存器在电路结构和工作原理上有什么不同？
解：虽然存储器和寄存器都是用于存储信息的，但是它们的结构和工作方式是不同的。 寄存器电路结构的特点是每个存储单元的输入和输出都接到一个引脚上，可以直接与外电路连接。由于制作工艺的限制，集成电路的引脚数目不可能增加的太多，所以每个寄存器的集成电路里包含的存储单元数目不会太大。可见，寄存器的电路结构形式无法实现大量数据的存储。存储器电路结构的特点则是采用了公用的输入/输出电路，只有被输入地址代码指定的存储单元才能通过输入/输出电路与外电路交换数据。因此，就可以在不增加输入/输出引脚的条件下大量增加集成电路内部的存储单元，制成大存储容量的存储器芯片。
存储器的写入和读出操作就不像寄存器那样简单而直接。首先要输入指定地址的代码，经过地址译码器译码后找到对应的存储单元，然后才能对指定的存储单元进行写入或读出操作。
题9-2 某台计算机的内部存储器有32位的地址线，16位的并行数据输入/输出端，试计算它的最大存储容量是多少?
解：地址线有32位，则其地址单元个数为232个，有16位的并行数据输入/输出端，则其每个单元位数为16位，所以其最大存储容量为2×16位=68.7×10位=68.7G位。
题9-3 若存储器的容量为512K×8位，则地址代码应取几位？
解：由于地址代码应当有512×10个，所以若取n位地址代码，则应满足2n?512?103?2n?1，故应取n=19。
题9-4 ROM的存储矩阵是如何构成的？怎样表示它的存储容量？
解：ROM的存储矩阵是由纵横两组平行线的交叉点上设置一定的存储元件（二极管或三极管）构成的。有元件处表示存放数字“1”，无元件处表示存放数字“0”，一旦固定，存储内容不可修改，只能读出。ROM的存储容量是字数和位数的乘积：N×M，其中M为位线数，N是字线数在ROM中它们分别是纵线和横线。
题9-5 随机存取存储器（RAM）是由哪些主要部分构成的？它的读/写控制端和片选控制端各起什么作用？
解：RAM的主要组成部分由存储矩阵、地址译码器、读写控制电路及输入/输出三态缓冲器等。读/写控制端是控制读出或写入用的，当R/W??1时，RAM读出；当R/W??0时，RAM写入。片选控制端CS?是在有多片RAM组成的存储器中选择被访问的RAM片时用的，CS??0的一片或几片工作，其余CS??1的各片均不工作。
题9-6 试比较ROM、PROM、EPROM和EEPROM在结构上和功能上有什么联系和区别？ 解：ROM、PROM、EPROM和EEPROM都是只读存储器，可互相代用。一般存储内容不要求经常改变，但ROM是已将信息固化其中，而PROM、EPROM和EEPROM则可由用户编程输入，存储矩阵的每个交叉点上均设置有存储元件，其PROM中用户一旦输入后，就不能再改变，而EPROM和EEPROM则还可以擦除原存信息，重新改写新的信息。
3
32
9
题9-7 已知ROM的阵列图如图T9-1所示。（1）列表说明ROM存储的内容；（2）写出D0和D1的逻辑式。
?A1?A0A0W0W0W0W0A1地址译码器A1?A0?A1A0A1A0D1图T9-1 习题9-7的图D0
解：(1)列表如表JT9-1 表JT9-1
地 址 码 A1 A0 0 0 0 1 1 0 1 1 N 取 一 译 码 A1 A0 A1 A0 0 0 0 1 0 0 1 0 0 1 0 0 1 0 0 0 存 储 内 容 D1 D0 1 0 0 1 1 1 0 0 (2) D0?W1?W2 D1?W0?W2
题9-8 试用两片1024×8位的ROM组成1024×16位的存储器。 解：见图JT9-1
O0????O7O8O15?D0?D7D0??D71024×8ROMA0A0??A9CSA01024×8ROM??A9CS??A9CS?图JT9-1 习题9-8的解答图
题9-9 试用4片4K×8位的RAM接成16K×8位的存储器。 解：每一片4K×8位的RAM本身有12位地址输入代码A11～A0，可以区分其中的4096个地址。将4片的输出端和地址输入端并联后，还需要借用CS?端区分4片的地址。为此，又增加了两位地址代码A12和A13，并通过2线-4线译码器将A13 A12的四种取值Y3??Y0?四个低电平输出信号，分别控制4片的CS?端。电路接法见图JT9-2。
A13A12A1A0Y0Y1Y2Y32线-4线译码器R/W?A11A0
题9-10 用16×4位的ROM设计一个将两个2位二进制数相乘的乘法器电路，列出ROM的数据表，画出存储矩阵的点阵图。
解：设两个相乘的数为C1C0和B1B0，乘积用P3P2 P1P0表示，则得到如表JT9-2的真值表。将C1C0 B1B0加到ROM的地址输入端A3A2 A1A0，按图JT9-3的点阵编程，则D3、D2、D1、 D0即乘积的四位输出端P3、P2、P1、P0。
C1C0B1B0?A2?A1?A0?A3?A2?A1?A0A3?A2?A1A0?A3?A2?A1A0A3?A2A1?A0?A3?A2A1?A0A3?A2A1A0?A3?A2A1A0A3?A1?A0?A3A2?A1?A0A3A2?A1A0?A3A2?A1A0A3A2?A3A2A1?A0A3A2A1?A0?A3A2A1A0A3A2A1A0??A0?A11CS?A0?A11CSR/W?4K×8RAMI/O0?I/O7R/W?4K×8RAMI/O0?I/O7?A0?A11CS?A0?A11CSR/W?4K×8RAMR/W?4K×8RAMI/O0?I/O7I/O0I/O0?I/O7I/O7图JT9-2 习题9-9的解答图?A3A2A1A0地 址 译 码 器D3（P3）D2（P2）D1（P1）D0（P0）图JT9-3 题习题9-10的图
表JT9-2 乘 数 C1 C0 0 0 0 0 0 0 0 0 0 1 0 1 0 1 0 1 1 0 1 0 1 0 1 0 1 1 1 1 1 1 1 1 A3 A2
题9-11 设计一个代码转换电路，将8421码转换为余3循环码。
解：以8421码的4位作为四个输入变量，以余3循环码的4位作为多输出函数的四个函数输出端，就得到了表JT9-3的逻辑真值表。
表JT9-3
输 入 D C B A 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 输 出 Y3 Y2 Y1 Y0 0 0 1 0 0 1 1 0 0 1 1 1 0 1 0 1 0 1 0 0 1 1 0 0 1 1 0 1 1 1 1 1 1 1 1 0 1 0 1 0 B1 B0 0 0 0 1 1 0 1 1 0 0 0 1 1 0 1 1 0 0 0 1 1 0 1 1 0 0 0 1 1 0 1 1 A1 A0 乘 积 P3 P2 P1 P0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 0 0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 0 0 0 0 0 0 1 1 0 1 1 0 D3 D2 D1 D0 1 0 1 0 1 0 1 1 伪 1 1 0 0 1 1 0 1 码 1 1 1 0 1 1 1 1
0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 在正常工作情况下，8421码中不会出现1011～1111这六个代码，故一般称之为“伪码”。输入出现伪码时，输出也应当设定为余3循环码的伪码，这里将输出全部设为0000（也可以设成其他的伪码）。
产生表JT9-3的逻辑函数使用一片有四位地址输入、四位数据输出的16×4位存储器就够用了。若选用1024×4位RAM，以它的地址输入端A3、A2、A1、A0作为D、C、B、A的输入端，以它的数据输出端D3、D2、D1、D0作为Y3、Y2、Y1、Y0的输出端，如图JT9-4所示，则可得到RAM的数据表如表JT9-4。
表JT9-4 图JT9-4RAM的数据表 地 址 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 1 1 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 1 0 1 0 0 0 0 0 0 0 1 1 0 0 0 0 0 0 0 0 1 1 1 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 0 0 0 1 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 0 1 1 1 1 0 0 1 1 0 1 0 数 据 0 0 1 0 0 1 1 0 0 1 1 1 0 1 0 1 0 1 0 0 1 1 0 0 1 1 0 1 1 1 1 1 1 1 1 0 1 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 P3 P2 P1 P0 0 0 0 0 0 0 1 1 1 1 D C B A 输 入 将表JT9-4的数据写入RAM中，就得到了所设计的代码转换电路。
0 0 0 0 Y3 Y2 Y1 Y0 输 出
百度搜索“77cn”或“免费范文网”即可找到本站免费阅读全部范文。收藏本站方便下次阅读，免费范文网，提供经典小说教育文库铜陵学院 数字电子技术第9章习题解答在线全文阅读。
相关推荐：