77范文网 - 专业文章范例文档资料分享平台

计算机组成原理课设论文(4)

来源:网络收集 时间:2019-02-17 下载这篇文档 手机版
说明:文章内容仅供预览,部分内容可能不全,需要完整文档或者需要复制内容,请下载word后使用。下载word有问题请添加微信号:或QQ: 处理(尽可能给您提供完整文档),感谢您的支持与谅解。点击这里给我发消息

14

7.2下图截取了其中3个循环,分别读进数40H,FCH,FEH.

7.3下图为5次循环后读进的5个数,如图从地址00H开始存放。

15

7.4下图为一次从RAM中读取负数,并计算平方并加到R3的过程

7.5下图为3个负数从RAM中读取判断,求得平方并求和的过程。 FC*FC+FE*FE+FF*FF=15H.

16

九、心得体会

通过课程设计的学习设计过程,我从对CISC模型机的组成和工作原理毫不了解,到慢慢的独立设计完成,并实现了预期功能。这次课程设计我学会Altera MAX+plus ⅡEDA软件的使用,熟悉了VHDL语言,并能使用其进行期间的编程,当然,也能用图形描述文件(.Gdf)进行顶层电路的设计。最终能用EDA软件设计一个能完成一定功能的模型计算机,并通过功能仿真和在EDA实验平台上运行一个程序来验证模型机设计的正确性。在设计的过程中,我了解了每个机器码,每个微指令的作用,懂得模型机的原理。

此次的课程设计让我收获的不单单有课程的知识,也学会了自主学习、学会了细心解决问题,培养了自己做事的耐心活认真的态度,培养了调试纠错的良好素养,更有的就是加强了自己的实践动手能力。

十、附录(VHDL源文件)

8.1ROM的设计(保存汇编源代码对应的机器码以及地址)

程序:

LIBRARY IEEE;

USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_ARITH.ALL;

USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY ROM IS PORT( DOUT:OUT STD_LOGIC_VECTOR(15 DOWNTO 0); ADDR:IN STD_LOGIC_VECTOR(7 DOWNTO 0); CS_I:IN STD_LOGIC ); END ROM;

ARCHITECTURE A OF ROM IS BEGIN DOUT <=

17

\--MOV R0,10H \--MOV R1,4H \--L1:INT R2 \ \--INC R0 \--DEC R1 \\ L1 \--MOV R0 10H \--MOV R1 4H \--L2:LAD(R0) R2 \ \ \ \ \ \--DEC R1 \--TEST R1 \ \ \END A;

8.2 ALU(运算器)

LIBRARY IEEE;

USE IEEE.STD_LOGIC_1164.ALL;1 USE IEEE.STD_LOGIC_ARITH.ALL;

USE IEEE.STD_LOGIC_UNSIGNED.ALL;

ENTITY ALU IS PORT(

X: IN STD_LOGIC_VECTOR(7 DOWNTO 0); Y: IN STD_LOGIC_VECTOR(7 DOWNTO 0); S2,S1,S0: IN STD_LOGIC;

ALUOUT: OUT STD_LOGIC_VECTOR(7 DOWNTO 0) ;

18

SF: OUT STD_LOGIC ); END ALU;

ARCHITECTURE A OF ALU IS

SIGNAL AA,BB,TEMP:STD_LOGIC_VECTOR(8 DOWNTO 0); BEGIN

PROCESS BEGIN

IF(S2='0' AND S1='0' AND S0='0') THEN --ADD AA<='0'&X; BB<='0'&Y;

TEMP<=AA+BB;

ALUOUT<=TEMP(7 DOWNTO 0); SF<=TEMP(7);

ELSIF(S2='0' AND S1='1' AND S0='0') THEN --INC AA<='0'&Y; TEMP<=AA+1;

ALUOUT<=TEMP(7 DOWNTO 0); SF<=TEMP(7);

ELSIF(S2='0' AND S1='1' AND S0='1') THEN --DEC AA<='0'&Y; TEMP<=AA-1;

ALUOUT<=TEMP(7 DOWNTO 0); SF<=TEMP(7); ELSIF(S2='1' AND S1='1' AND S0='1') THEN --MUL AA<='0'&X; BB<='0'&Y; TEMP<=AA*BB; ALUOUT<=TEMP(7 DOWNTO 0); ELSIF(S2='1' AND S1='0' AND S0='0') THEN --TEST AA<='0'&Y; SF<=AA(7);

ELSIF(S2='1' AND S1='1' AND S0='0') THEN --Rd->BUS ALUOUT<=Y; ELSE

ALUOUT<=\ SF<='0'; END IF; END PROCESS; END A;

百度搜索“77cn”或“免费范文网”即可找到本站免费阅读全部范文。收藏本站方便下次阅读,免费范文网,提供经典小说综合文库计算机组成原理课设论文(4)在线全文阅读。

计算机组成原理课设论文(4).doc 将本文的Word文档下载到电脑,方便复制、编辑、收藏和打印 下载失败或者文档不完整,请联系客服人员解决!
本文链接:https://www.77cn.com.cn/wenku/zonghe/478175.html(转载请注明文章来源)
Copyright © 2008-2022 免费范文网 版权所有
声明 :本网站尊重并保护知识产权,根据《信息网络传播权保护条例》,如果我们转载的作品侵犯了您的权利,请在一个月内通知我们,我们会及时删除。
客服QQ: 邮箱:tiandhx2@hotmail.com
苏ICP备16052595号-18
× 注册会员免费下载(下载后可以自由复制和排版)
注册会员下载
全站内容免费自由复制
注册会员下载
全站内容免费自由复制
注:下载文档有可能“只有目录或者内容不全”等情况,请下载之前注意辨别,如果您已付费且无法下载或内容有问题,请联系我们协助你处理。
微信: QQ: