PCIE接口8B10B编、解码的实现(2)

武汉理工大学毕业设计（论文）

目录

摘要 .................................................................................. 1 ABSTRACT .............................................................................. 2 1 绪论 ................................................................................ 3 1.1 PCIE综述 .......................................................................... 3 1.2 8B/10B简介 ........................................................................ 4 1.3 FPGA综述 .......................................................................... 4 1.4 Verilog HDL综述 ................................................................... 6 1.5 研究内容及预期目标 ................................................................ 6 2 8B/10B编码及解码原理 ................................................................ 8 2.1 编码原理 .......................................................................... 8 2.2 解码原理 ......................................................................... 13 3 FPGA单元结构及系统设计思想 ......................................................... 16 3.1 FPGA单元结构 ..................................................................... 16 3.2 系统设计思想 ..................................................................... 17 4 系统设计 ........................................................................... 21 4.1 编码系统设计 ..................................................................... 21 4.2 解码系统设计 ..................................................................... 23 5 逻辑综合及仿真实现 ................................................................. 26 5.1 逻辑综合 ......................................................................... 26 5.2仿真 .............................................................................. 27 6 总结与展望 ......................................................................... 31 6.1 总结 ............................................................................. 31 6.2 展望 ............................................................................. 31

武汉理工大学毕业设计（论文）

参考文献 ............................................................................. 32 附录A 8B/10B编码表 .................................................................. 33 附录B 控制字符的编码和定义 ........................................................... 36 附录C 部分源程序VERILOG代码 ......................................................... 37 致谢 ................................................................................. 46

武汉理工大学毕业设计（论文）

摘要

PCIE全名为 PCI Express，是第三代高性能总线接口，在计算机和通信平台领域广泛地应用在外围设备互连上。

本文介绍的是PCIE接口中8B/10B编码及解码原理的硬件语言实现。整个设计的内容包括功能定义、RTL级硬件语言实现、逻辑综合、仿真这四个部分。其中功能定义部分主要介绍了PCIE物理层接口中的核心部分—8B/10B编码及解码功能的原理，而后介绍了功能模块的划分。这次设计所使用的硬件语言是Verilog，由于其语法规则简单，所以备受逻辑工程师的青睐。用来综合的逻辑综合工具是Altera公司的综合软件QuartusII。这个软件提供了一个友好的人机交互界面和各种RTL级的布线优化方式，几乎可以满足所有的参数要求。仿真所使用的工具是Mentor Graphic公司的仿真软件ModelsimSE，这是目前业内最流行的仿真软件。

本次设计首先进行功能模块的划分，再对每个模块进行编码，然后将所有模块组合起来进行逻辑综合，最后仿真并得到仿真结果。

关键词：PCI Express总线；8B/10B；RTL

1

武汉理工大学毕业设计（论文）

Abstract

PCIE, the full name of it is PCI Express. It is a kind of bus interface which has an excellent performance. It is belong to third generation bus. In the field of computer and communication platform, it is widely applied in the interconnection of devices.

The main task of this paper is introducing the hardware language realization of 8B/10B encoding and decoding . Definition of the function, the realization of hardware language, logic synthesizing and simulation were contained by the main content of the paper. The most important part of PCIE PHL is 8B/10B encoding and decoding. It is introduced by the part of function definition. Then we introduce the dividing of function module. The hardware language of this project is Verilog, thank of its brief grammar, it is the favor of logic engineer. QuartusII, which is belong to Altera corporation, is the logic synthesizing tool of this project. This tool offers a friendly interactive boundary between human and computer and a variety of way which could make the layout of RTL more excellent. Almost all restriction of parameter can be satisfied by this tool. The simulation tool is ModelsimSE which is belong to Mentor Graphic corporation. It is the most populate simulation software in this field recently.

The process of this project is as follows. First of all, the dividing of function module was finished. Second, every module was encoded. Then, combining all modules and synthesizing. At last, simulating and achieving the consequence. Key words: PCI Express bus; 8B/10B; RTL

2

武汉理工大学毕业设计（论文）

1 绪论

1.1 PCIE综述

1.1.1 简介

PCIE全名为 PCI Express是第三代高性能总线接口，在计算机和通信平台领域广泛地应用在外围设备互连上。PCIE的突出特点是能够通过将数据分路传输以实现高速传输，其物理层支持x1、x2、x4、x8、x12、x16和x32通道带宽，每一个传输方向的一个通道就可提供2.5Gb/S的带宽，通道数加倍带宽也加倍。目前带宽最高可达到10Gb/s，而且还有相当大的发展潜力[1]。

1.1.2 传统总线的不足

计算机系统中各模块之间互联的链路称作总线，它支持各个模块之间的信息传送

[2]。

常用的总线有ISA总线、EISA总线、VESA总线、PEI总线和AGP总线等。PCI(Peripheral Component Interconnect，外围部件互联)总线插槽是目前主板上最常见的总线。PCI总线作为一种先进的高性能32/64位局部总线，非常适用于显示卡、网卡、多串口卡等

[3]。

如果计算机只需要进行上网浏览和软件下载等简单的应用，PCI技术也就足够了。然而新的技术和设备层出不穷，特别是游戏和多媒体应用越来越广泛，PCI的工作频率和带宽都已经无法满足需求。而PCIE的出现很好的解决了这个问题。

1.1.3 国内外研究现状

PCI Express是下一代的总线接口，而采用此类接口的显卡产品，己经在2004年正式面世。早在2001年的春季“英特尔开发者论坛”上，英特尔公司就提出了要用新一代的技术取代PCI总线和多种芯片的内部连接，并称之为第三代I/O总线技术。随后在2001年底，包括Intel、AMD、DELL、IBM在内的20多家业界主导公司开始起草新技术的规范，并在2002年完成，对其正式命名为 PCI Express

[4]。

根据Intel的设计，PCI Express可工作于各种不同的物理媒介上，从通用的铜线连接到光纤连接。PCIExpress1.0的颁布，不仅得到了原有的PCI、AGP总线的拥戴，就连许多不同的系统内部总线开发者，如AMD、VIA、SIS等，都表示了对 PCI Express的支持

[5]。

3

百度搜索“77cn”或“免费范文网”即可找到本站免费阅读全部范文。收藏本站方便下次阅读，免费范文网，提供经典小说综合文库PCIE接口8B10B编、解码的实现(2)在线全文阅读。