南信大 计算机组成原理期末练习题(3)

o

o o o

o o

o o

参与运算，计算结果中如果两个符号位不同，则表示有溢出产生。若结果的符号位为01，则表时运算结果大于允许取值范围内的最大正数，一般称为正溢出；若结果的符号位为10，则表时运算结果是负数，其值小于允许取值范围内的最小负数，一般称为负溢出。两个符号为中的高位仍为正确的符号。

所谓溢出就是超出了机器数所能表示的数据范围，浮点数范围是由阶码决定的。当运算阶码大于最大阶码时，属溢出（依尾数正、负决定是正溢出还是负溢出）；当运算阶码小于最小负阶码时，计算机按0处理。 分两种情况：

采用串行进位。此时进位信号从低位向高位逐步传递，因而不是同时产生的。

采用并行进位。根据并行进位链表达式，各进位信号的输入只依赖于相加数的各位，与低位进位信号无关，并且它们均是简单的与或表达式，都是两级门延时。所以进位信号是同时产生的。 浮点数的阶码用移码表示有利于表示和处理浮点数的机器零(或有利于简化机器中的判0线路)。

浮点数表示中的隐藏位，是指可以把规格化浮点数的尾数最高位的值（原码时为1，补码时与符号位相反）省去，以便提高一位二进制尾数的表示精度。这一处理应出现在保存浮点数到存储器之前（隐藏起来），或从存储器读浮点数到运算器中（恢复回来）的时刻来进行。

十进制的 -0.5应表示为 -1*2-1的形式。

奇偶校验码是一种能发现数据编码中一位错或奇数个位出错的一种编码,常用于存储器读写检查或ASCII字符及其它类型信息传送过程中的出错检查.

o 数据01010111的奇校验码为001010111,

偶校验码为101010111

o 数据11010100的奇校验码为111010100,

偶校验码为011010100

第3章 存储器及存储系统

练习题 一、选择题

o 存储器是计算机系统中的记忆设备，它主要用来 。

A. 存放数据 B. 存放程序 C. 存放数据和程序 D. 存放微程序

o 存储周期是指 。

A. 存储器的读出时间 B. 存储器的写入时间

C. 存储器进行连续读和写操作所允许的最短时间间隔 D. 存储器进行连续写操作所允许的最短时间间隔

o 和外存储器相比，内存储器的特点是 。

A. 容量大，速度快，成本低 B. 容量大，速度慢，成本高

C. 容量小，速度快，成本高 D. 容量小，速度快，成本低

o EPROM是指 。

A. 随机读写存储器 B. 只读存储器 C. 可编程的只读存储器 D. 可擦可编程的只读存储器

o 和动态MOS存储器比较，双极型半导体存储器的性能是 。

A. 集成度低，存取周期快，位平均功耗大 B. 集成度低，存取周期慢，位平均功耗小 C. 集成度高，存取周期快，位平均功耗小 D. 集成度高，存取周期慢，位平均功耗大

o 有关高速缓冲存储器Cache的说法正确的是 。 o 只能在CPU以外 o CPU内外都可以设置Cache o 只能在CPU以内

o 若存在Cache，CPU就不能再访问内存 o 采用虚拟存储器的主要目的是 。

A. 提高主存储器的存取速度

B. 扩大主存储器的存储空间，并能进行自动管理调度 C. 提高外存储器的存取速度 D. 扩大外存储器的存储空间

o 常用的虚拟存储系统由 两级存储器组成，其中辅存是大容量的磁表面存储器。

A. 主存 — 辅存 B. Cache — 辅存 C. 主存 — Cache D. 通用寄存器 — 主存。

o 动态半导体存储器 。

A.DRAM B.PROM C.SRAM D.ROM

o 需要刷新的存储器是 。

A. Cache B.ROM C.静态存储器 D.动态存储器

o 若存储器中有1K个存储单元，采用双译码方式是需要译码输出线为 。

A.1024 B.10 C.32 D.64

o CPU不能直接访问的是 。

A.DRAM B.ROM C.磁盘 D.SRAM

o 断电后会丢失信息的是 。

A.ROM B.RAM C.PROM D.快闪存储器

o 下面叙述不正确的是 。

o 随机存储器可随时存取信息，掉电后信息丢失 o 在访问随机存储器时，访问时间与单元的物理位置无关 o 内存储器中存储的信息均是不可改变的 o 随机存储器和只读存储器可以统一编址

二、填空题

o 有如下六种存储器：主存、快存、通用寄存器、磁带存储器、活动头磁盘存储

器、固定头磁盘存储器。请在图3.15中按存取时间和存储容量两项指标依次排

列的顺序填入适当的存储器名称。

o 三级存储系统是由 A 、 B 和 C 组成。二级存储系

统则由 A 和 B 组成。分级的目的是C 。

o RAM的速度指标一般用 A 表示，而磁盘存储器的速度指标一般需分

为 B 、C 和 D 三项。

o 动态半导体存储器的刷新一般有 A 、 B 和 C 三种

方式，之所以刷新是因为 D 。

o 使用高速缓冲存储器是为了解决 A 问题，存储管理主要

o

o o o o o o o o o

o o o

o o o o o

由 B 实现。使用虚拟存储器是为了解决 C 问题，存储管理主要由 D 实现。在后一种情况下，CPU E 访问第二级存储器。 虚拟存储器通常由 A 和 B 两级存储系统组成。为了在一台特定的机器上执行程序，必须把 C 映射到这台机器主存储器的 D 空间上，这个过程称为 E。

计算机中存储器是用来存放 A 的，随机访问存储器的访问速度与 B 无关。

半导体存储器分为 A 、 B 、只读存储器（ROM）和相联存储器等。 双译码方式采用 A 个地址译码器，分别产生 B 和 C 信号。 静态存储单元是由晶体管构成的 A ，保证记忆单元始终处于稳定状态，存储的信息不需要 B 。

一个2M×8位的ROM,其地址线有 A 根，数据线有 B 根。 常用的地址映象方法有 A 、 B 、组相联映象三种。 构成32M的存储器，需要1M×4位的芯片 A 片。

已知某计算机存储器容量为４Ｍ字节，用１Ｍ×１动态ＲＡＭ芯片构成该存储器，共需要这种类型的ＲＡＭ A 片，每片ＲＡＭ上有 B 根地址引线。 用Ｍ２６４静态ＲＡＭ芯片（８Ｋ×８）构成４８Ｋ字节的存储器需

要 A 片，芯片上的地址引线有 B 根，ＣＰＵ要访问该存储器，应该发出 C 位地址。

要组成一个32K×8位的存储器，当分别选用1K×4位，16K×1位，2K×8位的三种不同规格的存储芯片时，各需 A 、 B 和 C 片。 在多级存储体系中,Cache存储器的主要功能是___A___，虚拟存储器的主要功能是__B___。

由于闪速存储器具有高性能，低功率，高可靠性，以及_ A_ _能力，并且给现有的_ B_ _体系结构带来了巨大的变化，因此其作为_ C __常被用于便携式电脑当中。

双端口存储器和多模块交叉存储器都属于 A___存储器结构。但是前者采用 B___技术，而后者采用 C___技术。

相联存储器不是按地址而是按_ A__访问的存储器，其在cache中存放_ B__在虚拟存储器中存放_ C__。

Cache是一种__ A _存储器，它是为了解决CPU和主存间速度不匹配而采用的一项重要的硬件技术。现发展为_ B_ _体系；__ C _分设体系。

虚拟存储器只是一个容量非常大的存储器__ A _模型，而不是任何实际的_ B_ _存储器。

与存储有关的物理过程其本身有时是不稳定的，因此，其所存放的数据信息在一段时间后有可能会发生数据丢失的现象。在通常情况下，有三种破坏信息的重要存储特性，它们分别是： A ___， B___， C___。

三、分析题

o 使用16K×1位的静态RAM存储器芯片，外围电路用ECL电路，构成128K×16

位的Cache存储器。试回答：

o 需要多少存储芯片？

o 存储器地址码位数是多少？ o 单个芯片的地址码位数是多少？

o

o

o o o o o

负载端数。

o 若每个ECL门带8个负载，需要多少ECL门？ 设有一个具有14位地址和8位字长的存储器。问：

o 该存储器能存储多少字节的信息？

o 如果存储器由1K×1位的RAM芯片组成，需要多少片？ o 需要地址多少位作芯片选择？

外围电路用TTL电路，使用64K×4位的DRAM存储器芯片构成1M×64位的主存储器。试回答：

o 需要多少存储芯片？

o 存储芯片地址引脚个数是多少？

o 存储器地址码位数是多少？作为片选译码的地址码位数是多

少？

o 假定一个TTL门电路驱动8个端。计算存储器的端需要多

少TTL门电路驱动？

有一个16K×16位的存储器，由1K×4位的动态RAM芯片构成（芯片内是64×64结构），问：

总共需要多少RAM芯片？ 存储体的组成框图。

采用异步方式，如单元刷新间隔不超过2 ms，则刷新信号周期是多少？ 如采用集中式刷新方式，存储器刷新一遍最少用多少读/写周期？

o 计算写使能端的

5. 用定量分析方法证明多模块交叉存储器带宽大于顺序存储器带宽。

四、设计题

o 用4K×4位的EPROM存储器片组成一个16K×8位的半导体只读存储器，试问：

o 数据寄存器多少位？ o 地址寄存器多少位？ o 共需要多少个这样的存储器？ o 画出此存储器的组成框图？

o 某8位机采用单总线结构，地址总线16根（A15～A0，A0为低位），数据总线

8根（D7～D0），控制总线中与主存有关的有MREQ（允许访存，低电平有效），R / W（高电平为读命令，低电平为写命令）。

主存地址空间分配如下：0～ 8191为系统程序区，由只读存储器芯片组成。8192 ～32767为用户程序区；最后（最大地址）2K字节地址空间为系统程序工作区。上述地址为十进制，按字节编址。现有如下存储器芯片： ROM：8K×8位（控制端仅有 ）

RAM（静态）：16K×1位，2K×8位，4K×8位，8K×8位

请从上述芯片中选择适当芯片设计该计算机主存储器，画出主存储器逻辑框图。注意画

百度搜索“77cn”或“免费范文网”即可找到本站免费阅读全部范文。收藏本站方便下次阅读，免费范文网，提供经典小说综合文库南信大 计算机组成原理期末练习题(3)在线全文阅读。