南京工程学院自动化学院本科毕业设计(论文)
表3.7 74LS157功能表 输 入 S G Φ 1 0 0 1 0 4A 3A 2A 1A Φ Φ Φ Φ D3 D2 D1 D0 Φ Φ Φ Φ 4B 3B 2B 1B Φ Φ Φ Φ Φ Φ Φ Φ D3 D2 D1 D0 输 出 4Y 3Y 2Y 1Y 0 0 0 0 D3 D2 D1 D0 D3 D2 D1 D0 3.2.2 信号处理电路 1、滤波放大电路
图3.5 信号滤波放大图
上图中电容C5、C6用来滤除采样信号电压中的高频噪声,选用0.1uF的普通独石电容;电容C7、C84用来滤除采样信号电压中的低频噪声,选用22uF的普通独石电容。电阻R3、R4选用较小的阻值,因为采样信号电压值只有毫伏级,所以其阻值不宜太大,否则导致放大器由于输入电流太小而放大效果不明显。
微弱信号Vi1和Vi2被分别放大后从AD620的第6脚输出。A/D转换器ICL7135的输入电压变化范围是-2V~+2V,传感器的输出电压信号在0~20mv左右,因此放大器的放大倍数在200~300左右,可将R9接成1K的滑动变阻器。由于ICL7135对高频干扰不敏感,所以滤波电路主要针对工频及其低次谐波引入的干扰。因为压力信号变化十分缓慢,所以滤波电路可以把频率做得很低。
图中的LM741的输出端与AD620的地端相连,LM741的2脚与6脚相连构成电压跟随器,R15与正负电源相接,通过改变R15的阻值可使VO与 RET之间的压差变化,从而实现调零、去皮的功能。
2、ICL7135与单片机的接口
在读取A/D转换后的结果时,选用数据选择器作为数据读取的控制器,这样简化了ICL7135与单片机的接口电路,便于硬件设计与软件编程的实现。
在ICL7135进行A/D转换结束后输出的/STRB负脉冲引起AT89S52中断。同时在第一个/STB负脉冲时由软件将P1.7口置0,因而使S=0,使74LS157的Y
31
南京工程学院自动化学院本科毕业设计(论文)
(1Y,2Y,3Y,4Y)=A(4A,3A,2A,1A)。AT89S52读P1.0~P1.3口便读得BCD码,此时D5=1。此后, D4,D3,D2,D1轮流为“1”,即可读得千位、百位、十位和个位的BCD码。
前端信号处理电路设计如下:
图3.6 信号数模转换图
ICL7135的输出时序
图3.7 输出时序图
在A/D转换结束后立即更新输出锁存器并不断地扫描输出BCD码。在A/D转换期间BUSY为低电平,转换完毕后BUSY变为高电平。A/D转换结束后立刻顺序并连续不断地输出位驱动信号D5、D4、D3、D2、D1(均为正脉冲)。当D5为高电平时,B8、B4、B2、B1是万位BCD码。同样当D4为高电平时,B8、B4、B2、B1是千位BCD码。同理D3、D2、D1 为正脉冲时各对应百、十、个位的BCD码。在A/D转换完毕后,还连续输出5个/STB负脉冲,它们分别位于D5、D4、D3、D2、D1正脉冲的中间,脉冲宽度为T/2。
在设计时,还考虑过使用另一种接口电路,它巧妙地运用了ICL7135 地
32
南京工程学院自动化学院本科毕业设计(论文)
“Busy”端功能,只要一个I/O口和单片机内部的一个定时器就可把ICL7135的数据送人单片机,可以节省大量的单片机资源,减小系统的体积。原理如下:
“Busy”输出端(ICL7135的21脚)高电平的宽度等于积分和反积分时间之和。ICL7135内部规定积分时间固定为10001个时钟脉冲时间,反积分时间长度与被测电压的大小成比例。如果利用单片机内部的计数器对ICL7135的时钟脉冲计数,利用\作为计数器门控信号,控制计数器只要在Busy为高电平时计数,将这段Busy高电平时间内计数器计的内容减去10001,其余数等于被测电压的数值。
虽然这种方案能减轻硬件部分工作量,但会增加软件部分工作量,最后只作为参考。
3.3 人机交互界面
3.3.1 键盘控制电路
表3.8 ZLG7289引脚说明 引 脚 号 1,2 3,5 4 6 名 称 VDD NC VSS /CS 正电源 悬空 接地 片选输入端此引脚为低电平时可向芯片发送指令及读取键盘数据 7 CLK 同步时钟输入端向芯片发送数据及读取键盘数据时此引脚电平上升沿表示数据有效 8 DATA 串行数据输入/输出端当芯片接收指令时此引脚为输入端当读取键盘数据时此引脚在读指令最后一个时钟的下降沿变为输出端 9 /KEY 按键有效输出端平时为高电平当检测到有效按键时此引脚变为低电平 10~16 17 18~25 26 27 28 SG~SA DP DIG0~DIG7 OSC2 OSC1 /RESET 段g~段a 驱动输出 小数点驱动输出 数字0 数字7 驱动输出 振荡器输出端 振荡器输入端 复位端低电平有效 说 明 1、SPI串行接口工作方式介绍:
33
南京工程学院自动化学院本科毕业设计(论文)
ZLG7289 采用串行方式与微处理器通讯,串行数据从DATA 引脚送入芯片,并由CLK 端同步。当片选信号变为低电平后,DATA 引脚上的数据在CLK 引脚的上升沿被写入ZLG7289 的缓冲寄存器。
ZLG7289 的指令结构有三种类型:
1、不带数据的纯指令,指令的宽度为8 个BIT 即微处理器需发送8个CLK 脉冲;
图3.8 纯指令时序图
2、带有数据的指令宽度为16 个BIT 即微处理器需发送16 个CLK 脉冲;
图3.9 带数据指令时序图
3、读取键盘数据指令宽度为16个BIT,前8个为微处理器发送到ZLG7289的指令,后8 个BIT为ZLG7289返回的键盘代码,执行此指令时ZLG7289的DATA端在第9个CLK 脉冲的上升沿变为输出状态并与第16个脉冲的下降沿恢复为输入状态,等待接收下一个指令。
图3.10 读键盘指令时序图
34
南京工程学院自动化学院本科毕业设计(论文)
电路图:
图3.11 键盘接口图
图中P1.5口接/CS;P1.6口接CLK;P1.0口接DIO;P3.2口接/KEY,利用中断0通知AT89S52读数。
键盘控制芯片ZLG7289 控制键盘的扫描,当监测到有键按下后ZLG7289 的9脚便产生一个低电平通知单片机,单片机可以采用查询或者中断方式将数据通过P3.0口以串行方式读入。因为查询方式会浪费大量的时间,所以本系统采用的是中断方式。
2、 参数选择参考如下
8只下拉电阻和8 只键盘连接位选线DIG0~DIG7 的8 只位选电阻应遵从一定的比例关系,下拉电阻应大于位选电阻的5 倍而小于其50 倍,典型值为10 倍,下拉电阻的取值范围是10K~100K, 位选电阻的取值范围是1K~10K。所以取上拉电阻为10K,下拉电阻为100K。
ZLG7289需要一外接晶体振荡电路供系统工作,其典型值分别为F=16MHz C=15pF。实际使用时取F=12MHz,C=15pF。 3.3.2 液晶显示电路
OCM4x8C是具有串/并接口,其内部含有中文字库的图形点阵液晶显示模块。该模块的控制/驱动器采用台湾矽创电子公司的ST7920,因而具有较强的控制显示功能。OCM4x8C的液晶显示屏为128×64点阵,可显示4行、每行8个汉字。为了便于简单、方便地显示汉字,该模块具2Mb的中文字型CGROM,该字型ROM中含有8192个16×16点阵中文字库;同时,为了便于英文和其它常用字符的显示,具有16Kb的16×8点阵的ASCII字符库;为便于构造用户图形,提供了一个64×256点阵的GDRAM绘图区域,且为了便于构造用户所需字型,提供了4组16×16点阵的造字空间。利用上述功能,OCM4x8C可实现
35
百度搜索“77cn”或“免费范文网”即可找到本站免费阅读全部范文。收藏本站方便下次阅读,免费范文网,提供经典小说综合文库电子称毕业设计 - 图文(8)在线全文阅读。
相关推荐: