武大电气数字电路实验报告(2)

数电实验

1 1 1

1 1 1

0 1 1

1 0 1

0 0 0

由真值表可知此密码锁的密码是“1001”。

[键入作者姓名]

6

数电实验

实验二 组合逻辑实验(一)——半加器和

全加器

一、实验目的

熟悉用门电路设计组合电路的原理和方法步骤。 预习内容

复习用门电路设计组合逻辑电路的原理和方法。 复习二进制的运算。 利用下列元器件完成：

完成用“异或”门、“与或非”门、“与非”门设计全加器的逻辑图。

完成用“异或”门设计的3变量判奇电路的原理图。

二、实验原理

1、半加器

半加器是算术运算电路中的基本单元，是完成1位二进制数相加的一种组合逻辑电路。

如果只考虑了两个加数本身，而没有考虑低位进位的加法运算，称为半加器。实现半加运算的电路称为半加器。两个1位二进制数的半加运算可用如下真值表所示。

输入

输出

[键入作者姓名]

7

数电实验

A 0 0 1 1

B 0 1 0 1

C 0 0 0 1

S 0 1 1 0

其中，A、B是两个加数，S表示和数，C表示进位数。有真值表可得逻辑表达式：

?S?AB?AB??C?AB

由上述表达式可以得出由异或门和与门组成的半加器。

2、全加器

全加器能进行加数、被加数和低位来的进位信号相加，并根据求和结果给出该位的进位信号。

根据全加器的功能，可列出它的真值表。 输入 A 0 0 0 0 1

[键入作者姓名]

输出

B 0 0 1 1 0

Ci 0 1 0 1 0

Co 0 0 0 1 0

S 0 1 1 0 1

8

数电实验

1 1 1

0 1 1

1 0 1

1 1 1

0 0 1

其中A和B分别是被加数及加数，Ci为低位进位数，S为本位和数（称为全加和），Co为向高位的进位数。得出全加器逻辑表达式：

??S?ABCi?ABCi?ABCi?ABCi?A?B?Ci???Co?AB?ABCi?ABCi?AB?(A?B)Ci

3、集成4位超前进位加法器74HC283

U11214351115267A4A3A2A1B4B3B2B1C0C49SUM_4SUM_3SUM_2SUM_110131474LS283D由于串行进位加法器的速度受到进位信号的限制，

人们又设计了一种多位数超前进位加法逻辑电路，使每位的进位只由加数和被加数决定，而与低位的进位无关。

三、实验内容

1、用异或门、与或非门、与非门组成全加器，电路图如下图所示：

[键入作者姓名]

9

数电实验

VDD5V13J12124U1B6128X1U2A3X22.5 V 2.5 V U1A3574LS00D910Key = A74LS00DU1C74LS00D13J2274LS00D1213U1D11Key = B74LS00DGND

图2-1 全加器 实验结果填入下表中： 被加数A

加数B 新进位C

和S

0 0 0 0

0 1 0 1

1 0 0 1

1 1 1 0

2、用异或门设计3变量判奇电路，要求变量中1的个数为奇数时，输出为1。否则为0。实验电路图如下图所示。

[键入作者姓名]

10

百度搜索“77cn”或“免费范文网”即可找到本站免费阅读全部范文。收藏本站方便下次阅读，免费范文网，提供经典小说综合文库武大电气数字电路实验报告(2)在线全文阅读。