一位全加器版图设计与模拟(8)

西北工业大学明德学院本科毕业设计论文

将所有A点连接在一起，所有B点连接在一起，所有C点连接在一起构成一个完整的器件。最小间隔规则迫使各晶体管分开，不同的端点之间必须间隔一个最小的距离，但这样的连接方式浪费了大量的空间。

A B B A A B B A C C C C 图4-3源漏共享图解2

晶体管的源漏对称可互换，将第二个、第四个器件左右翻转，两个B点彼此相对两个个A点彼此相对，两个晶体管之间更加靠近。

A B A B A C C C C

图4-4源漏共享图解3

将第一个、第二个晶体管原先独立的源漏区合并，这个合并的区域既可以是一个晶体管的源，同时也可以是另外一个晶体管的漏，继续合并直到所有的晶体

33

西北工业大学明德学院本科毕业设计论文

管之间端点组接成对。这样不仅消除了晶体管之间的空间，而且，通过合并器件的相关部分使空间更节省。只要是相同的端点，任何两个相邻的晶体管都可以采用源－漏共用技术。通过源漏共享可有效缩减版图面积

4.3 版图所需基础器件绘制编辑

4.3.1 Pmos、Nmos等基础器件编辑

根据下列规则对Pmos、Nmos进行绘制编辑得到其版图；

1、无论在电路图中还是在版图中，PMOS晶体管都与VDD相连接； 2、在电路图和版图中，NMOS晶体管都与VSS相连接；

3、在电路图和版图中，NMOS晶体管和PMOS晶体管的栅极有相同的IN信号，而其漏极有相同的OUT信号； 4、两种晶体管的宽度不同；

5、对于N阱来说，N＋区域实际上是与VDD相连接的，而电路图中没有显示这一连接关系；

6、对于衬底来说，P＋区域实际上是与VSS相连接的，而电路图中没有显示这一连接关系。

图4-5 Pmos版图

34

西北工业大学明德学院本科毕业设计论文

图4-6 Nmos版图

画完要进行设计规则检查，点击菜单Tool—DRC，如下图所示：

图4-7 mos管DRC验证

如果无DRC错误可进行之后的器件绘制.如果存在错误在规则下进行修改。

4.3.2 两输入与非门与异或门的绘制编辑

根据之前与非门和异或门原理图，将Pmos、Nmos进行级联合并组合成如下图的两输入与非门和异或门。

35

西北工业大学明德学院本科毕业设计论文

图4-8 两输入与非门

上图是两输入与非门的原理图与版图对比，上半部分由2个PMOS并联，下部由2个NMOS串联进行级联得到两输入与非门。

图4-9 异或门版图

根据前文的异或门原理图，将POM、NMOS进行组合级联得到异或门版图。

4.3.3源漏共享得到版图

将3个量输入与非门进行源漏共享合并成如下图所示的版图：

36

西北工业大学明德学院本科毕业设计论文

图4-10 三个两输入与非门源漏共享图

图4-11 异或门源漏共享图

4.4 绘制最终一位全加器版图

接下来一位全加器原理图与版图进行对比，将前面绘制好的异或门、与非门进行合并级联，得到最终的一位全加器版图。

37

百度搜索“77cn”或“免费范文网”即可找到本站免费阅读全部范文。收藏本站方便下次阅读，免费范文网，提供经典小说教育文库一位全加器版图设计与模拟(8)在线全文阅读。