一位全加器版图设计与模拟(2)

西北工业大学明德学院本科毕业设计论文

目 录

第一章 绪论 ................................................................................................................. 5 1.1版图设计的内容 ............................................................................................... 5 1.2集成电路设计流程 ........................................................................................... 7 1.3集成电路版图设计的发展现状和趋势 ........................................................... 7 1.4 集成电路版图工具L-EDIT简介 .................................................................... 8 第二章 CMOS集成电路板图设计 .......................................................................... 10 2.1 版图设计的概念和方法 ................................................................................ 10 2.2 工艺设计规则 ................................................................................................ 16 2.3 版图验证 ........................................................................................................ 18 2.3.1 LVS验证 ................................................................................................ 18 2.3.2 DRC验证 ............................................................................................... 19 2.3.3 ERC验证 ................................................................................................ 21 2.4 本章小结 ........................................................................................................ 22 第三章 全加器原理及一位全加器原理图设计 ....................................................... 23 3.1 一位全加器原理简介 .................................................................................... 23 3.2 实现一位全加器功能的原理图设计 ............................................................ 24 3.2.1 一位全加器原理图 ............................................................................... 24 3.2.2 基于S-EDIE的一位全加器设计 ......................................................... 24 3.2.3 一位全加器的电路图仿真 ................................................................... 28 3.3本章小结 ......................................................................................................... 31 第四章 一位全加器的版图设计 ............................................................................... 32 4.1 确定一位全加器版图结构 ............................................................................ 32 4.2 源漏共享缩小版图面积 ................................................................................ 34

III

西北工业大学明德学院本科毕业设计论文

4.3 版图所需基础器件绘制编辑 ........................................................................ 32 4.3.1 PMOS、NMOS等基础器件编辑 ......................................................... 32 4.3.2 两输入与非门与异或门的绘制编辑.................................................... 36 4.3.3 源漏共享得到版图 ............................................................................... 32 4.4 绘制最终一位全加器版图............................................................................. 37 4.5 一位全加器版图仿真 .................................................................................... 39 4.5.1 转化成T-SPICE文件 ........................................................................... 39 4.5.2 添加仿真命令 ....................................................................................... 40 4.5.3 得仿真波形 ........................................................................................... 40 4.6 本章小结 ...................................................................................................... 41 参考文献 ..................................................................................................................... 42 致谢 ............................................................................................................................. 43 毕业设计小结 ............................................................................................................. 44

IV

西北工业大学明德学院本科毕业设计论文

第一章 绪论

1.1版图设计的内容

集成电路设计的流程：系统设计、逻辑设计、电路设计（包括：布局布线验证）、版图设计版图后仿真（ 加上寄生负载后检查设计是否能够正常工作）。集成电路版图设计是集成电路从电路拓扑到电路芯片的一个重要的设计过程， 它需要设计者具有电路及电子元件的工作原理与工艺制造方面的基础知识， 还需要设计者熟练运用绘图软件对电路进行合理的布局规划，设计出最大程度体现高性能、低功耗、低成本、能实际可靠工作的芯片版图。集成电路版图设计包括数字电路、模拟电路、标准单元、高频电路、双极型和射频集成电路等的版图设计。 具体的过程为：

1、 画版图之前，应与IC 工程师建立良好沟通在画版图之前，应该向电路设计者了解PAD 摆放的顺序及位置，了解版图的最终面积是多少。在电路当中，哪些功能块之间要放在比较近的位置。哪些器件需要良好的匹配。了解该芯片的电源线和地线一共有几组， 每组之间各自是如何分布在版图上的？ IC 工程师要求的工作进度与自己预估的进度有哪些出入？

2、全局设计：这个布局图应该和功能框图或电路图大体一致,然后根据模块的面积大小进行调整。布局设计的另一个重要的任务是焊盘的布局。焊盘的安排要便于内部信号的连接，要尽量节省芯片面积以减少制作成本。焊盘的布局还应该便于测试，特别是晶上测试。

3、分层设计：按照电路功能划分整个电路，对每个功能块进行再划分，每一个模块对应一个单元。从最小模块开始到完成整个电路的版图设计，设计者需要建立多个单元。这一步就是自上向下的设计。 4、版图的检查：

（1）Design Rules Checker 运行DRC，DRC 有识别能力，能够进行复杂的识别工作，在生成最终送交的图形之前进行检查。程序就按照规则检查文件运行，

5

西北工业大学明德学院本科毕业设计论文

发现错误时，会在错误的地方做出标记，并且做出解释。

（2）Electrical Rules Checker 检查线路短路， 线路开路和floating 结点。ERC 检查到短路错误后，将错误提示局限在最短的连接通路上。

（3）Layout Versus Schematic LVS 比较IC 版图和原理图，报告版图连接和原理图的不一致， 并进行修改直到版图和电路图完全一致。

5、版图修改：Label 是否正确，label 所选的layer 是否正确； Power & Ground 连接得有没有问题； 得到的files 是否确实可靠， 检查netlist 中器件类型的命名是否符合规范； 认真研究design rule，做好DRC 改错。看给出的报告，有没有offgird；结点多不多，多的话就有断路的地方，少的话就有短路的地方；对照原理图，看有没有连错线。

6、寄生与仿真：在实际电路的制作过程中，会产生寄生参数，它们分别为：寄生电容、寄生电感和寄生电阻。

7、版图完成：后端数据接口处理，确认芯片版图的设计和尺寸，落实相关Foundry 的流片计划，确认设计数据（GDSII 文件）大小。 布局时注意事项

1、 布局前的准备: 在正确的路径下打开icfb; 查看捕捉点设置是否正确。18 工艺为0.001,25 工艺为0.01,035 工艺为0.05;布局前考虑好出PIN 的方向和位置;布局前分析电路，完成同一功能的MOS 管画在一起

2、 布局时注意:更改原理图后一定记得check and save；完成每个cell 后要归原点；尽量用最上层金属接出PIN；金属上走过的电压很大时,为避免尖角放电,拐角处用斜角,不能走90 度的直角。

3、 节省面积的途径：电源线下面可以画有器件.节省面积.数字电路版图主要是要节省面积，减小面积。

6

西北工业大学明德学院本科毕业设计论文

1.2集成电路设计流程

图1-1 集成电路设计流程

模拟集成电路版图设计流程： 1、阅读研究报告。 2、理解电路原理图。

3、了解电路的作用熟悉电流路径晶大小知道匹配器件。

4、明白电路中寄生，匹配，噪声的产生及解决方案对版图模块进行平面布局。 5、对整个版图进行平面布局 。

6、 熟练运用L-edit软件进行版图绘制 Esd的保护设计进行drc与Lvs检查。 7、整理整个过程中的信息时刻做记录 注意在设计过程中的交流。

1.3集成电路版图设计的发展现状和趋势

集成电路的出现与飞速发展彻底改变了人类文明和人们日常生活的面目。近几年，中国集成电路产业取得了飞速发展。中国集成电路产业已经成为全球半导

7

百度搜索“77cn”或“免费范文网”即可找到本站免费阅读全部范文。收藏本站方便下次阅读，免费范文网，提供经典小说教育文库一位全加器版图设计与模拟(2)在线全文阅读。