一位全加器版图设计与模拟(6)

西北工业大学明德学院本科毕业设计论文

第三章 全加器原理及一位全加器原理图设计

3.1一位全加器原理简介

一位全加器(FA)的逻辑表达式为：

Si?Ai?Bi?Ci?1 （3-1）

Ci?Aibi?BiCi?1?AiCi?1 （3-2）

其中Ai,Bi为要相加的数，Ci-1为进位输入；Si为和，Ci是进位输出； 如果要实现多位加法可以进行级联，就是串起来使用；比如32位+32位，就需要32个全加器；这种级联就是串行结构速度慢，如果要并行快速相加可以用超前进位加法，超前进位加法前查阅相关资料；

如果将全加器的输入置换成A和B的组合函数Xi和Y（S0…S3控制）,然后再将X,Y和进位数通过全加器进行全加，就是ALU的逻辑结构。

即 X=f（A，B)

Y=f（A，B）

不同的控制参数可以得到不同的组合函数,因而能够实现多种算术运算和逻辑运算。对两个一位二进制数及来自低位的“进位”进行相加，产生本位“和”及向高位“进位”。全加器有三个输入端，二个输出端，其真值表如下所示。

表3-1 一位全加器真值表

Ai Bi Ci-1 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 23

Si Ci 0 0 1 0 1 0 0 1 1 0 0 1 西北工业大学明德学院本科毕业设计论文

1 1 0 1 1 1 0 1 1 1

3.2实现一位全加器功能的原理图设计

3.2.1一位全加器原理图

根据一位全加器逻辑表达式和真值表设计其原理图如图3-1

图3-1 一位全加器原理图

对一位全加器逻辑表达式进行分析而后转化成为与非的形式便得到如上图所示的原理图。该原理图由2个异或门和3个两输入与非门构成并实现。

3.2.2基于S-edit的一位全加器设计 1、异或门的原理图设计与编辑

异或门 （英语：Exclusive-OR gate，简称XOR gate，又称EOR gate、ExOR gate）是数字逻辑中实现逻辑异或的逻辑门。有多个输入端、1个输出端，多输入异或门可由2输入异或门构成。若两个输入的电平相异，则输出为高电平1；若两个输入的电平相同，则输出为低电平0。亦即，如果两个输入不同，则异或门输出高电平。

24

西北工业大学明德学院本科毕业设计论文

逻辑表达式：

（⊕为“异或”运算符） （3-3）

表3-2 异或门真值表

A 0 0 1 1 B 0 1 0 1 输出Y 0 1 1 0

为实现该逻辑电路我们用到了3个pmos、3个nmos以及高电平Vdd和低电平Gnd，其逻辑电路图如图3-2所示

图3-2异或门原理图

打开S-edit程序并另存新文件：选择file—save as命令，打开另存为对话框，选择路径，输入文件名并保存。

从组建库引用模块：所用到的模块有pmos、nmos、Vdd与Gnd四个模块。其方法为：选择module—symbol brower命令，在module列表中选取mosfet_n

25

西北工业大学明德学院本科毕业设计论文

选项，点击place按钮以及close按钮，则会在编辑框中内出现mosfet_n符号。其他的符号以此类推nmos和pmos需要三个，Vdd、Gnd只需一个。

编辑异或门：按住Alt键拖动鼠标，可移动各对象。注意，在两对象连接处，个节点上的小圈圈消失即代表连接成功。

加入联机：将8个对象排列好后再利用左边的联机按钮，完成各端点的的信号连接，按鼠标右键可终止联机。当联机与组件节点正确连接时，节点上的小圆圈同样会消失，但若有三个以上的联机或组件节点连在一起时，则会出现实心圆圈。最终如下图所示：

图3-3 S-edit下异或门原理图

2、两输入与非门

两输入与非门由两个pmos和两个nmos，外加高点高电平Vdd、接地端Gnd各一个以及导线组成。

（1）打开程序并另存新文件：选择file—save as命令，打开另存为对话框，选择路径，输入文件名并保存

（2）从组建库引用模块：所用到的模块有pmos、nmos、Vdd与Gnd四个模块。其方法为：选择module—symbol brower命令，在module列表中选取

26

西北工业大学明德学院本科毕业设计论文

mosfet_n选项，点击place按钮以及close按钮，则会在编辑框中内出现mosfet_n符号。其他的符号以此类推nmos和pmos需要两个，Vdd、Gnd只需一个。

（3）编辑与非门：按住Alt键拖动鼠标，可移动各对象。注意，在两对象连接处，个节点上的小圈圈消失即代表连接成功。

（4）加入联机：将6个对象排列好后再利用左边的联机按钮，完成各端点的的信号连接，按鼠标右键可终止联机。当联机与组件节点正确连接时，节点上的小圆圈同样会消失，但若有三个以上的联机或组件节点连在一起时，则会出现实心圆圈。最终如下图所示：

图3-4 S-edit下两输入与非门原理图

3、得到最终原理图

如前，该一位全加器逻辑图由2个异或门和3个两输入与非门构成并实现。 （1）复制与非门：选中要复制的与非门按住ctrl拖动鼠标，移到适当地位置松开鼠标左键即可。

（2）编辑全加器：选中与非门按住Alt键拖动鼠标，移动各对象。制动到合适的位置为下一步做准备。

27

百度搜索“77cn”或“免费范文网”即可找到本站免费阅读全部范文。收藏本站方便下次阅读，免费范文网，提供经典小说教育文库一位全加器版图设计与模拟(6)在线全文阅读。