表II. CML输入和输出规格(负载 = 50Ω至VCC)
注：Maxim不同产品的CML输入灵敏度不同(如MAX3875、MAX3876)。
4 LVDS接口
LVDS用于低压差分信号点到点的传输，该方式有若干优势，使其更具有吸引力。较小的信号摆幅使得功耗较低，一般负载阻抗为100Ω的差分线上的电流不超过4mA。这一特征使得LVDS适合做并行数据传输。此外信号的电平很低，从而使得该结构可以在2.5V的低电压下工作。LVDS输入信号电压可以从0V到2.4V变化，单端信号摆幅为400mV，这样允许输入共模电压从0.2V到2.2V范围内变化，也就是说LVDS允许驱动器和接收器两端地电势有±1V的落差。
4.1 LVDS输出结构
Maxim公司LVDS输出结构在低功耗和高速方面做了优化，电路如图6所示。电路差分输出阻抗典型值为100Ω，表III列出了其它一些输出指标。
图6. LVDS输出结构
4.2 LVDS输入结构
LVDS输入结构如图7所示，IN+与IN-输入差分阻抗为100Ω。为适应共模电压宽范围内的变化，输入级还包括一个自适应电平转换电路，该电路将共模电压设置为一固定值，该电路后面是一个施密特触发器。施密特触发器的输入门限具有滞回特性，触发器后级是差分放大器。
图7. LVDS输入结构
表III总结了Maxim公司LVDS输入与输出技术指标(适用于MAX3831、MAX3832和MAX3890)。
表III. LVDS输入和输出规格
5 接口互连
5.1 CML到CML的连接
如果接收器与发送器之间采用相同的VCC电源，CML驱动器输出可以直流耦合到CML接收器输入，无需额外的元件。如果接收器与发送器采用不同的电源，系统需要用交流耦合方式。交流耦合情况下，耦合电容应足够大，以避免信号包含一长串相同数字时导致过大的低频衰减(参考应用笔记HFAN-1.1)。图8给出了CML与CML之间的连接。
图 8. CML到CML的连接
5.2 PECL到PECL的连接
5.2.1 直流耦合：驱动50Ω至(VCC-2V)的戴维宁等效电路
PECL输出设计成驱动50Ω负载至(VCC-2V)。由于一般情况下无法向终端网络提供(VCC-2V)电源，经常会用并联电阻，得到一个戴维宁等效电路。图9给出了戴维宁变换的结果，50Ω至(VCC-2V)的终端匹配要求满足：
并且()=50Ω
解出R1、R2，可得：
并且 R2=25Vcc
图 9. 戴维宁等效变换
在3.3V供电时，电阻按5%的精度选取，R1为130Ω，R2为82Ω。而在+5.0V供电时，R1为82Ω，R2为130Ω。图10给出了+3.3V和+5.0V供电时的戴维宁等效终端网络。注：PECL输出配置为射极开路，没有背向终端匹配(参见图1)。
百度搜索“77cn”或“免费范文网”即可找到本站免费阅读全部范文。收藏本站方便下次阅读，免费范文网，提供经典小说教育文库PECL(2)在线全文阅读。
相关推荐：