PECL

LVDS、PECL和CML介绍

一

182011

[本应用笔记中的一些器件最初发布于 2000年7月3日1120期的Electronic Engineering Times]

1 引言

随着高速数据传输业务需求的增加，如何高质量地解决高速IC芯片间的互连变得越来越重要。低功耗及优异的噪声性能是有待解决的主要问题。芯片间互连通常有三种接口：PECL (正射极耦合逻辑)、LVDS (低压差分信号)、CML (电流模式逻辑)。在设计高速数字系统时，人们常会遇到不同接口标准芯片间的互连，为解决这一问题，我们首先需要了解每一种接口标准的输入和输出电路结构，由此可以知道如何进行偏置和终端匹配。本文介绍了高速通信系统中PECL、CML和LVDS之间相互连接的几种方法，并给出了Maxim产品的应用范例。

2 PECL接口

PECL由ECL标准发展而来，但在PECL电路中使用的是正电源。PECL信号的摆幅相对ECL要小，这使得该逻辑更适合于高速数据的串行或并行连接。PECL标准最初由Motorola公司提出，经过很长一段时间才在电子工业领域推广开。

2.1 PECL输出结构

PECL电路的输出结构如图1所示，包含一个差分对管和一对射随器。输出射随器工作在正电源范围内，其直流电流始终存在，这样有利于提高开关速度，保持较快的关断时间。PECL输出的适当端接是连接50Ω电阻至(VCC-2V)电平。在这种端接条件下，OUT+与OUT-的典型值为(VCC-1.3V)，输出直流电流约为14mA。PECL结构的输出阻抗很低，典型值约为(4-5)Ω，这表明它有很强的驱动能力。但当负载与PECL的输出端之间有一段传输线时，低阻抗造成的背向端接失配将导致信号的高频失真。

图 1. PECL输

出结构

2.2 PECL输入结构

PECL输入结构如图2所示，它是一个具有高输入阻抗的差分对。该差分对共模输入电压需偏置到(VCC-1.3V)，这样允许的输入信号电平动态范围最大。Maxim公司的高频通信产品有两种形式的PECL输入结构：一种是片内带有偏置电路(如MAX3885)；另一种是片内不含偏置电路(如MAX3867、MAX3675)。对于第二种情况，需要外加直流偏置。

图 2. PECL输入结构

表I中给出了Maxim公司PECL输入和输出的具体电气指标。

在+5.0V和+3.3V供电系统中，PECL接口均适用，+3.3V供电系统中的PECL常被称作低压PECL (LVPECL)。

在使用PECL电路时要注意加电源去耦电路，以免受噪声的干扰，另外，PECL输出采用交流还是直流耦合对负载网络的形式将会提出不同的要求。

表I. PECL输入和输出规格

3 CML接口

CML是所有高速数据接口形式中最简单的一种，片内输入与输出端接减少了设置工作条件所需的外围器件数量。CML输出所提供的信号摆幅较小，从而功耗更低。此外，50Ω背向终端匹配减小了背向反射，从而降低了高频失真。

3.1 CML输出结构

CML的输出电路形式是一个差分对管，该差分对的集电极电阻为50Ω，如图3所示。输出信号的高低电平切换是靠共发射极差分对管的开关控制的。假定电流源的典型值为16mA，CML输出负载为上拉至VCC的50Ω电阻，则单端CML输出信号的摆幅为VCC至(VCC-0.4V)。在这种情况下，CML差分输出信号摆幅典型值为800mV，共模电压为(VCC-0.2V)。对同一个电流源来说，若CML输出采用交流耦合至50Ω负载，这时的直流阻抗由50Ω集电极电阻决定。CML输出共模电压变为(VCC-0.4V)，差分信号摆幅仍为800mVP-P。在交流和直流耦合情况下输出波形如图4所示。

图 3. CML输出结构

图 4. 直流耦合与交流耦合情况下，CML

输出波形

3.2 CML输入结构

CML输入结构有几个重要特点，这也使它在高速数据传输中成为常用的方式。如图5所示，Maxim公司的CML输入结构的输入阻抗为50Ω，易于端接。输入晶体管作为射随器，后面驱动一个差分对放大器。

图 5. CML输

入电路配置

表II以MAX3831/MAX3832为例列出了CML的输出和输入技术参数。

百度搜索“77cn”或“免费范文网”即可找到本站免费阅读全部范文。收藏本站方便下次阅读，免费范文网，提供经典小说教育文库PECL在线全文阅读。