CPLD题库(2)

29、VHDL的实体声明部分用来指定设计单元的（ ）。

A．输入端口 B．输出端口 C．引脚 D．以上均可 30、在下列标识符中，（ ）是VHDL合法标识符。

A．4h_adde B．h_adde4_ C．h_adder D．_h_adde

31、在VHDL的进程语句格式中，敏感信号表列出的是设计电路的（ ）信号。

A．输入 B．输入和输出 C．输出 D．时钟 32、一个项目的输入输出端口是定义在 A 。

A. 实体中 B. 结构体中 C. 任何位置 D. 进程体 33、不属于顺序语句的是 B 。

A. IF语句 B. LOOP语句 C. PROCESS语句 D. CASE语句 34、正确给变量X赋值的语句是 B 。

A. X<=A+B; B. X:=A+b; C. X=A+B; D. 前面的都不正确 35、EDA的中文含义是 A 。

A. 电子设计自动化 B. 计算机辅助计算 C. 计算机辅助教学 D. 计算机辅助制造 36、可编程逻辑器件的英文简称是 。 A. FPGA B. PLA C. PAL D. PLD 37、现场可编程门阵列的英文简称是 。 A. FPGA B. PLA C. PAL D. PLD

38、基于下面技术的PLD器件中允许编程次数最多的是 。 A. FLASH

B. EEROM C. SRAM

D. PROM

39、在EDA中，ISP的中文含义是 。

A. 网络供应商 B. 在系统编程 C. 没有特定意义 D. 使用编程器烧写PLD芯片 40、在EDA中，IP的中文含义是 。

A. 网络供应商 B. 在系统编程 C. 没有特定意义 41、EPF10K20TC144-4具有多少个管脚 A 。 A. 144个

B. 84个 C. 15个

D. 不确定

D. 知识产权核

42、EPF10K20TC144-X器件，如果X的值越小表示 。

A. 器件的工作频率越小 B. 器件的管脚越少 C. 器件的延时越小 D. 器件的功耗越小 43、如果a=1,b=1，则逻辑表达式（a XOR b） OR（ NOT b AND a）的值是 A 。 A. 0

B. 1

C. 2

D. 不确定

44、执行下列语句后Q的值等于 B 。

??

SIGNAL E: STD_LOGIC_VECTOR (2 TO 5);

SIGNAL Q: STD_LOGIC_VECTOR (9 DOWNTO 2); ??

E<=(2=>’1’, 4=>’0’, OTHERS=>’1’);

Q<=(2=>E (2), 4=>E (3), 5=>’1’, 7=>E (5), OTHERS=>E (4)); ??

A． “11011011”

B. “00101101” C. “11011001” D. “00101100”

45、VHDL文本编辑中编译时出现如下的报错信息

Error: VHDL syntax error: signal declaration must have ‘；’，but found begin instead. 其错误原因是 A 。 A. 信号声明缺少分号。

B. 错将设计文件存入了根目录，并将其设定成工程。 C. 设计文件的文件名与实体名不一致。 D. 程序中缺少关键词。

46、VHDL文本编辑中编译时出现如下的报错信息

Error: VHDL syntax error: choice value length must match selector expression value length 其错误原因是 A 。 A. 表达式宽度不匹配。

B. 错将设计文件存入了根目录，并将其设定成工程。 C. 设计文件的文件名与实体名不一致。 D. 程序中缺少关键词。

47、MAX+PLUSII的设计文件不能直接保存在 B 。 A． 硬盘

B. 根目录 C. 文件夹 D. 工程目录

48、MAXPLUSII是哪个公司的软件 A 。 A. ALTERA B. ATMEL C. LATTICE 49、MAXPLUSII不支持的输入方式是 D 。

A. 文本输入 B. 原理图输入 C. 波形输入 D. 矢量输入 50、MAXPLUSII中原理图的后缀是 B 。 A. DOC

B. GDF C. BMP

D. JIF

D. XILINX

51、在一个VHDL设计中Idata是一个信号，数据类型为std_logic_vector，下面那个赋值语句是错误的 D 。 A. idata <= “00001111”; B. idata <= b”0000_1111”; C. idata <= X”AB”; D. idata <= B”21”;

52、在VHDL语言中，下列对时钟边沿检测描述中，错误的是 D 。 A.if clk’event and clk = ‘1’ then B.if falling_edge(clk) then

C.if clk’event and clk = ‘0’ then D.if clk’stable and not clk = ‘1’ then

53、下面对利用原理图输入设计方法进行数字电路系统设计的描述中，那一种说法是不正确的 。 A.原理图输入设计方法直观便捷，但不适合完成较大规模的电路系统设计； B.原理图输入设计方法一般是一种自底向上的设计方法； C.原理图输入设计方法无法对电路进行功能描述； D.原理图输入设计方法也可进行层次化设计。

54、在一个VHDL设计中idata是一个信号，数据类型为integer，数据范围0 to 127，下面哪个赋值语句是正确的。 C 。

A.idata := 32; B.idata <= 16#A0#; C.idata <= 16#7#E1; D.idata := B#1010#; 55、下列那个流程是正确的基于EDA软件的FPGA / CPLD设计流程： A 。 A.原理图/HDL文本输入→功能仿真→综合→适配→编程下载→硬件测试 B.原理图/HDL文本输入→适配→综合→功能仿真→编程下载→硬件测试； C.原理图/HDL文本输入→功能仿真→综合→编程下载→→适配硬件测试； D.原理图/HDL文本输入→功能仿真→适配→编程下载→综合→硬件测试

56、在VHDL语言中，下列对进程（PROCESS）语句的语句结构及语法规则的描述中，正确的是 。 A.PROCESS为一无限循环语句;敏感信号发生更新时启动进程，执行完成后，等待下一次进程启动。 B.敏感信号参数表中，应列出进程中使用的所有输入信号； C.进程由说明部分、结构体部分、和敏感信号参数表三部分组成； D.当前进程中声明的信号也可用于其他进程。

57、对于信号和变量的说法，哪一个是不正确的： A 。 A.信号用于作为进程中局部数据存储单元 B.变量的赋值是立即完成的

C.信号在整个结构体内的任何地方都能适用 D.变量和信号的赋值符号不一样

58、VHDL语言共支持四种常用库，其中哪种库是用户的VHDL设计现行工作库： 。 A.IEEE库

B.VITAL库 C.STD库

D.WORK工作库

59、下列语句中，不属于并行语句的是： B 。 A.进程语句 B.CASE语句 C.元件例化语句

D.WHEN?ELSE?语句

60、下面哪一条命令是MAX+PLUSII在时序仿真时执行加载节点的命令？ C 。 A. file—>set project to current file

B. assign—>pin/location chip D. file—>create default symbol

C. node—>enter node from SNF

61、在EDA工具中，能将硬件描述语言转换为硬件电路的重要工具软件称为 D 。 A.仿真器

B.综合器

C.适配器

D.下载器

62、VHDL文本编辑中编译时出现如下的报错信息

Error: Can’t open VHDL “WORK” 其错误原因是 B 。 A. 错将设计文件的后缀写成.tdf，而非.vhd 。 B. 错将设计文件存入了根目录，并将其设定成工程。 C. 设计文件的文件名与实体名不一致。 D. 程序中缺少关键词。

63、在VHDL的CASE语句中，条件句中的“=>”不是操作符号，它只相当与 B 作用。 A. IF

B. THEN

C. AND

D. OR

64、下面哪一条命令是MAXPLUSII软件中引脚锁定的命令 C 。

A． file—>set project to current file B．node—>enter node from SNF C． assign—>pin/location chip

D． file—>create default symbol]

65、下列关于信号的说法不正确的是 C 。 A . 信号相当于器件内部的一个数据暂存节点。

B. 信号的端口模式不必定义，它的数据既可以流进，也可以流出。 C. 在同一进程中，对一个信号多次赋值，其结果只有第一次赋值起作用。 D. 信号在整个结构体内的任何地方都能适用。

66、下面哪一个可以用作VHDL中的合法的实体名 D 。

A. OR

B. VARIABLE

C. SIGNAL

D. OUT1

67、VHDL文本编辑中编译时出现如下的报错信息

Error:Line1,File e:\\muxfile\\mux21.tdf: TDF syntax error? 其错误原因是 A 。

A. 错将设计文件的后缀写成.tdf 而非.vhd 。 B. 错将设计文件存入了根目录，并将其设定成工程。 C. 设计文件的文件名与实体名不一致。 D. 程序中缺少关键词。

68、下列关于变量的说法正确的是 A 。

A. 变量是一个局部量，它只能在进程和子程序中使用。 B. 变量的赋值不是立即发生的，它需要有一个δ延时。 C. 在进程的敏感信号表中，既可以使用信号，也可以使用变量。 D. 变量赋值的一般表达式为：目标变量名<= 表达式。 69、下列关于CASE语句的说法不正确的是 B 。

A. 条件句中的选择值或标识符所代表的值必须在表达式的取值范围内。

B. CASE语句中必须要有WHEN OTHERS=>NULL；语句。

C. CASE语句中的选择值只能出现一次，且不允许有相同的选择值的条件语句出现 。 D. CASE语句执行必须选中，且只能选中所列条件语句中的一条。 70、VHDL中,为目标变量赋值符号是 D 。

A. =:

B. =

C. <=

D.:=

71、在VHDL中,可以用语句 D 表示检测clock下降沿。

A. clock’ event B. clock’ event and clock=’1’ C. clock=’0’ D. clock’ event and clock=’0’ 72、在VHDL的FOR_LOOP语句中的循环变量是一个临时变量，属于LOOP语句的局部量， B 事先声明。 A. 必须

B. 不必

C. 其类型要

D.其属性要

73、在VHDL中，语句”FOR I IN 0 TO 7 LOOP ”定义循环次数为 A 次。

A. 8

B. 7

C. 0

D.1

74、在VHDL中，PROCESS结构内部是由 B 语句组成的。

A. 顺序

B. 顺序和并行

C. 并行

D.任何

75、执行MAX+PLUSII的 C 命令，可以对设计的电路进行仿真。

A.Creat Default Symbol

B.Compiler

C.Simulator

D.Programmer

76、在VHDL中，PROCESS本身是 C 语句。

A. 顺序

B.顺序和并行

C.并行

D.任何

77、下面哪一个是VHDL中的波形编辑文件的后缀名 B 。

A. gdf

B. scf

C. sys

D. tdf

78、在元件例化语句中，用 D 符号实现名称映射，将例化元件端口声明语句中的信号与PORT MAP（）中的信号名

关联起来。 A. =

B. :=

C. <=

D.=>

79、在VHDL中，含WAIT语句的进程PROCESS的括弧中 B 再加敏感信号，否则则是非法的。

A. 可以

B.不能

C. 必须

D. 有时可以

80、在MAX+PLUSII集成环境下为图形文件产生一个元件符号的主要作用是 D 。

A. 综合

B. 编译

C. 仿真

D.被高层次电路设计调用

81、在MAX+PLUSII工具软件中，完成网表提取、数据库建立、逻辑综合、逻辑分割、适配、延时网表提取和编程文件

汇编等操作，并检查设计文件是否正确的过程称为 。 A. 编辑

B. 编译

C. 综合

D. 编程

82、VHDL文本编辑中编译时出现如下的报错信息

Error: VHDL Design File “mux21” must contain an entity of the same name 其错误原因是 C 。

A. 错将设计文件的后缀写成.tdf 而非.vhd 。

百度搜索“77cn”或“免费范文网”即可找到本站免费阅读全部范文。收藏本站方便下次阅读，免费范文网，提供经典小说综合文库CPLD题库(2)在线全文阅读。