数字频率计的设计论文(5)

辽宁工程技术大学毕业设计

REM为允许接收位，REM置1时串口允许接收，置0时禁止接收。REM是由软件置位或清零。如果在一个电路中接收和发送引脚P3.0、P3.1都和上位机相连，在软件上有串口中断处理程序，当要求在处理某个子程序时不允许串口被上位机来的控制字符产生中断，那么可以在这个子程序的开始处加入REM=0来禁止接收，在子程序结束处加入REM=1再次打开串口接收。大家也可以用上面的实际源码加入REM=0来进行实验。

TB8发送数据位8，在模式2和3是要发送的第9位。该位可以用软件根据需要置位或清除，通常这位在通信协议中做奇偶位，在多处理机通信中这一位则用于表示是地址帧还是数据帧。

RB8接收数据位8，在模式2和3是已接收数据的第9位。该位可能是奇偶位，地址/数据标识位。在模式0中，RB8为保留位没有被使用。在模式1中，当SM2=0，RB8是已接收数据的停止位。

TI发送中断标识位。在模式0，发送完第8位数据时，由硬件置位。其它模式中则是在发送停止位之初，由硬件置位TI置位后，申请中断，CPU响应中断后，发送下一帧数据。在任何模式下，TI都必须由软件来清除，也就是说在数据写入到SBUF后，硬件发送数据，中断响应（如中断打开），这时TI=1，表明发送已完成，TI不会由硬件清除，所以这时必须用软件对其清零。

表7 串行口的工作模式 Tablet.7 Working patten of serial port

SM0 SM1 0 0 0 1 1 0 1 1

模式 模式0 模式1 模式2 模式3

功能 同步移位寄存器 10位异步接收发送 11位异步接收发送 11位异步接收发送

波特率 fosc/12

可变（由定时器控制） fosc/32 或fosc/64 可变（由定时器控制）

RI接收中断标识位。在模式0，接收第8位结束时，由硬件置位。其它模式中则是在接收停止位的半中间，由硬件置位。RI=1，申请中断，要求CPU 取走数据。但在模式1中，SM2=1时，当未收到有效的停止位，则不会对RI置位。同样RI也必须要靠软件清除。常用的串口模式1是传输10个位的，1位起始位为0、8位数据位，低位在先，1位停止位为1。它的波特率是可变的，其速率是取决于定时器1或定时器2的定时值（溢出速率）。AT89C51和AT89C2051等51系列芯片只有两个定时器，定时器0和定时器1，

15

靳琳：数字频率计的设计

而定时器2是89C52系列芯片才有的。

波特率在使用串口做通讯时，一个很重要的参数就是波特率，只有上下位机的波特率一样时才可以进行正常通讯。波特率是指串行端口每秒内可以传输的波特位数。有一些初学的朋友认为波特率是指每秒传输的字节数，如标准9600会被误认为每秒种可以传送9600个字节，而实际上它是指每秒可以传送9600个二进位，而一个字节要8个二进位，如用串口模式1来传输那么加上起始位和停止位，每个数据字节就要占用10个二进位，9600波特率用模式1传输时，每秒传输的字节数是9600÷10=960字节。51芯片的串口工作模式0的波特率是固定的，为fosc/12，以一个12M的晶振来计算，那么它的波特率可以达到1M。模式2的波特率是固定在fosc/64或fosc/32，具体用那一种就取决于PCON。寄存器中的SMOD位，如SMOD为0，波特率为focs/64，SMOD为1，波特率为focs/32。模式1和模式3的波特率是可变的，取决于定时器1或2（52芯片）的溢出速率。我们可以计算这两个模式的波特率设置时相关的寄存器的值用以下的公式去计算：

波特率=（2SMOD÷32）×定时器1溢出速率

上式中如设置了PCON寄存器中的SMOD位为1时就可以把波特率提升2倍。通常会使用定时器1工作在定时器工作模式2下，这时定时值中的TL1做为计数，TH1做为自动重装值，这个定时模式下，定时器溢出后，TH1的值会自动装载到TL1，再次开始计数，这样可以不用软件去干预，使得定时更准确。在这个定时模式2下定时器1溢出速率的计算公式如下：

溢出速率=（计数速率）/(256－TH1)

上式中的”计数速率”与所使用的晶体振荡器频率有关，在51芯片中定时器启动后会在每一个机器周期使定时寄存器TH的值增加一，一个机器周期等于十二个振荡周期，所以可以得知51芯片的计数速率为晶体振荡器频率的1/12，一个12M的晶振用在51芯片上，那么51的计数速率就为1M。

通常用11.0592M晶体是为了得到标准的无误差的波特率，如我们要得到9600的波特率，晶振为11.0592M和12M，定时器1为模式2，SMOD设为1，分别看看那所要求的TH1为何值。代入公式：

11.0592M 9600=(2÷32)×((11.0592M/12)/(256-TH1)) TH1=250 12M 9600=(2÷32)×((12M/12)/(256-TH1)) TH1≈249.49

上面的计算可以看出使用12M晶体的时候计算出来的TH1不为整数，而TH1的值只能取整数，这样它就会有一定的误差存在不能产生精确的9600波特率。当然一定的误差

16

辽宁工程技术大学毕业设计

是可以在使用中被接受的，就算使用11.0592M的晶体振荡器也会因晶体本身所存在的误差使波特率产生误差，但晶体本身的误差对波特率的影响是十分之小的，可以忽略不计。

单片机AT89C51引脚图如下图2.1.50所示：

图2.1.50 AT89C51 引脚图 Figure2.1.50 AT89C51 pin configuration

AT89C51的实物图如下图2.1.51所示：

图2.1.51 AT89C51 实物图

Figure2.1.51 The true thing configuration of AT89C51

2.1.6 74HC138

74HC138是一款高速CMOS器件，74HC138引脚兼容低功耗肖特基TTL（LSTTL）

17

靳琳：数字频率计的设计

系列。74HC138译码器可接受3位二进制加权地址输入（A0，A1和A2），并当使能时，提供8个互斥的低有效输出（Y0至Y7）。74HC138特有3个使能输入端：两个低有效（E1和E2）和一个高有效（E3）。除非E1和E2置低且E3置高，否则74HC138将保持所有输出为高。利用这种复合使能特性，仅需4片74HC138芯片和1个反相器，即可轻松实现并行扩展，组合成为一个1-32（5线到32线）译码器。任选一个低有效使能输入端作为数据输入，而把其余的使能输入端作为选通端，则74HC138亦可充当一个8输出多路分配器，未使用的使能输入端必须保持绑定在各自合适的高有效或低有效状态。74HC138与74HC238逻辑功能一致，只不过74HC138为反相输出。CD74HC138，CD74HC238和CD74HCT138，CD74HCT238是高速硅栅CMOS解码器，适合内存地址解码或数据路由应用。74HC138作用原理于高性能的存贮译码或要求传输延迟时间短的数据传输系统,在 高性能存贮器系统中，用这种译码器可以提高译码系统的效率。将快速赋能电路用于高速存贮器时，译码器的延迟时间和存贮器的赋能时间通常小于存贮器的典型存取时间,这就是说由肖特基钳位的系统译码器所引起的有效系统延迟可以忽略不计。HC138按照三位二进制输入码和赋能输入条件，从8个输出端中译出一个低电平输出。两个低电平有效的。

74HC138引脚图如图2.1.60所示：

图2.1.60 74HC138 引脚图 Figure2.1.60 74HC138 Pin configuration

使能输入端和一个高电平有效的赋能输入端减少了扩展所需要的外接门或倒相器，扩展成24线译码器不需外接门；扩展成32线译码器,只需要接一个外接倒相器。在解调器应用中，赋能输入端可用作数据输入端。

技术参数：

1) 电压 2.0～6.0V；

18

辽宁工程技术大学毕业设计

2) 驱动电流 ±5.2mA； 3) 传输延迟 12ns@5V； 4) 逻辑电平 CMOS； 5) 低功耗或电池供电应用；

6) 封装与引脚 SO16、SSOP16、DIP16、TSSOP16。 74HC138的功能表如表8所示：

表8 74HC138 功能表 Tablet.8 74HC138 Function table

输入

输出

Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7

E3

X X L H H H H H H H H

E2 E1

A2 A1 AO

X X X L L L L H H H H

X X X L L H H L L H H

H X X L H L H L H L H

H X X L L L L L L L L

X H X L L L L L L L L

H H H L H H H H H H H

H H H H L H H H H H H

H H H H H L H H H H H

H H H H H H L H H H H

H H H H H H H L H H H

H H H H H H H H L H H

H H H H H H H H H L H

H H H H H H H H H H L

2.1.7 74HC244

74HC244是八同相三态缓冲器/线驱动器。

如果输入的数据可以保持比较长的时间(比如键盘），简单输入接口扩展通常使用的典型芯片为74HC244，由该芯片可构成三态数据缓冲器。由于AT的51系列单片机一般用并口进行编程，理论上可以直接用单片机的几根I/O口接并口线，但如果电路板没做好，可能会连带把计算机并口烧坏，所以要加个74HC244芯片隔离一下。

74HC244芯片内部共有两个四位三态缓冲器，使用时可分别以1OE和2OE作为它们

19

百度搜索“77cn”或“免费范文网”即可找到本站免费阅读全部范文。收藏本站方便下次阅读，免费范文网，提供经典小说综合文库数字频率计的设计论文(5)在线全文阅读。