数字逻辑电路实验指导书(2016)(4)

D CP Qn Qn+1

0 ↑ 1

0

0 ↓ 1

0 ↑ 1 1

0

↓ 1

3、JK触发器设计及其测试

用74LS00、74LS04、74LS20等芯片设计JK触发器，画出逻辑图，并进行下列测试，记录结果。

(1)．测试Rd、Sd的复位、置位功能

Rd、Sd、J、K端接逻辑开关，CP端接单次脉冲源，Q、Q端接发光二极管。 按照表4要求， 测试并记录Rd、Sd对输出状态的控制作用。

表4

Q Q J K CP RdSd

0 1 × × × 1 0 × × ×

(2)．测试JK触发器的逻辑功能

按表5的要求改变J、K状态，并用Rd、Sd端对触发器进行异步置位和复位。然后输入单脉冲的下降沿和上升沿，观察并记录 Q Q 状态变化， 观察触发器状态更新是否发生在CP脉冲的下降沿（即CP由1→0）。

16

表5

J K CP ↑ Qn 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 Qn+1 0 0 ↓ ↑ 0 1 ↓ ↑ 1 0 ↓ ↑ 1 1 ↓ 五、总结

1．列表整理各类触发器的逻辑功能，并说明触发方式。 2．列举实际中触发器的应用。 3．利用普通的机械开关组成的数据开关所产生的信号是否可作为触发器的时钟脉冲信号？为什么？是否可以用作触发器的其它输入端的信号，为什么？

17

实验五 计数器及其应用（1505P000106）

一、实验目的

1．学习用集成触发器构成计数器的方法，了解计数器的工作原理； 2．掌握中规模集成计数器（74LS390）的使用方法及功能测试方法。 3. 用74LS390设计一般的计数器。

二、实验仪器

THD-1数字电路箱

集成片74LS112，74LS390

三、实验原理

计数器是一个用以实现计数功能的时序部件，它不仅可用来计脉冲数，还常用作数字系统的定时、分频和执行数字运算以及其它特定的逻辑功能。

计数器种类很多。按构成计数器中的各触发器是否使用一个时钟脉冲源来分，有同步计数器和异步计数器。根据计数制的不同，分为二进制计数器，十进制计数器和任意进制计数器。根据计数的增减趋势，又分为加法、减法和可逆计数器。还有可预置数和可编程序功能计数器等等。目前，无论是TTL还是CMOS集成电路， 都有品种较齐全的中规模集成计数电路。使用者只要借助于器件手册提供的功能表和工作波形图以及引出端的排列，就能正确地运用这些器件。

1．用J、K触发器构成异步二进制加／减计数器

图中的加法计数器是用四只触发器构成的四位二进制异步加法计数器， 它的连接特点是将低位J、K触发器CP端接 CP脉冲，再由低位触发器的Q端和高一位的CP端连接。

若将图稍加改动，即将低位触发2QA 2C′ 2QB 2QC 2QD Vcc 2RD 2C 器的Q端与高一位的CP端相连接，9 10 12 11 15 16 14 13 即构成了一个4位二进制减法计数器，

2．中规模十进制计数器

74LS390是 集成双十进制可逆计数器，具有双时钟输入， 并具有清除等功能，其引脚排列及逻辑符号如图1所示。

C Q RD RD C Q0 Q1 Q2 1 1C 2 1RD 3 1QA 4 5 6 1QC 7 8 1C′ 1QB 1QD GND 图1 74LS390管脚图

18

四、实验内容

1．用74LS 112触发器构成4位二进制异步加法计数器。 Q3 Q2 Q1 Q0 J J Q Q J 计数输入 Q J Q CP CP CP CP Q K Q K Q K Q K CLR 清零 图2 四位二进制加法计数器 (1)．按图2连接，触发器的J、K、Sd端接高电平（防止外界干扰），清零端RD接逻辑开关，CP 端接单次脉冲。

(2)． RD清零、复位后，逐个送入单次脉冲，观察并列表记录 Q3～Q0状态。 (3)．将单次脉冲改为1HZ的连续脉冲，观察Q3～Q0的状态。

(4)．将1Hz的连续脉冲改为1KHZ，用双踪示波器观察CP、Q3、Q2、Q1、Q0端波形，描绘之。

2．.将图3电路中的低位触发器的Q端与高一位的CP端相连接，构成减法计数器，按实验内容（2），（3），（4）进行实验，观察并列表记录Q3～Q0的状态。

Q1 Q0 Q2 Q3

Q Q J CP K CLR 图3 四位二进制减法计数器 清零 Q Q J CP K Q Q J CP K Q Q J CP K

3．测试74LS 390十进制计数功能。 （1）．计数脉冲由1HZ连续脉冲源提供，清零端接逻辑开关，输出端A、B、C、D 接实验箱的译码芯片相应插口A、B、C、D（分别选择个位和十位）。

19

（2）．清零后复位，观察输出结果，列表记录之

CD4511 CD4511 D C B A D C B A 2QD 2QC 2QB 2C′ 2QA 2C 2RD 1QD 1QC 1QB 1C′ 1QA 1C 1RD 脉冲输入 清零 图4 两位十进制计数译码显示电路图

4. 用74LS390设计60进制计数器，画出逻辑图，并连线测试。

五、总结

对实验结果进行分析，总结各种进制的线路图连线规律。

20

百度搜索“77cn”或“免费范文网”即可找到本站免费阅读全部范文。收藏本站方便下次阅读，免费范文网，提供经典小说教育文库数字逻辑电路实验指导书(2016)(4)在线全文阅读。