数字逻辑电路实验指导书(2016)(3)

实验三 组合逻辑电路设计（1505P000104）

一、实验目的

1．掌握组合电路的一般设计方法；

2．掌握半加器、全加器逻辑功能，并用元件实现之，

3．根据给定的实际逻辑要求，设计出最简单的逻辑电路图。

二、实验仪器

THD-1数字电路箱

集成片74LS20，74LS00，74LS86

三、实验原理

数字系统中常用的各种数字部件，就其结构和工作原理而言可分为两大类，即组合逻辑电路和时序逻辑电路。组合逻辑电路输出状态只决定于同一时刻的各输入状态的组合，与先前状态无关，它的基本单元一般是逻辑门。时序逻辑电路输出状态不仅与输入变量的状态有关，而且还与系统原先的状态有关，它的基本单元一般是触发器。

组合逻辑电路的设计步骤一般为： （1）根据逻辑要求列出真值表； （2）从真值表中写出逻辑表达式；

（3）化简逻辑表达式，并选用适当的器件； （4）根据选用的器件，画出逻辑图。

逻辑化简是组合逻辑设计的关键步骤之一。为了使电路结构简单和使用器件较少，往往要求逻辑表达式尽可能化简。由于实际使用时要考虑电路的工作速度和稳定可靠等因素，在较复杂的电路中，还要求逻辑清晰易懂，所以最简设计不一定是最佳的。但一般来说，在保证速度、稳定可靠与逻辑清楚的前提下，尽量使用最少的器件，以降低成本。

组合逻辑设计过程常是在理想的情况下进行的。实际工作中，可能会出现瞬间错误。

四、实验内容

1．设计一个路灯控制电路并用EWB软件仿真实现要求： 2．全减器的设计

要求：根据实验室提供的器件，按照组合逻辑电路的设计步骤自行设计，

11

并实现。

14 13 12 11 10 9 8

Vcc

& &

& & GND

1 2 3 4 5 6 7 74LS00管脚图

12

实验四 触发器（1505P000105）

一、实验目的

1．掌握基本RS、D、JK触发器的逻辑功能；

2．掌握集成触发器的使用方法和逻辑功能的测试方法； 3. 掌握触发器的设计方法

二、实验仪器

THD-1数字电路箱

集成片74LS00，74LS74，74LS112

三、实验原理

触发器具有两个稳定状态，用以表示逻辑状态\和\，在一定的外界信号作用下，可

以从一个稳定状态翻转到另一个稳定状态，它是一个具有记忆功能的二进制信息存贮器件，是构成各种时序电路的最基本逻辑单元。

1． 基本RS触发器

图1为由两个与非门交叉耦合构成的基本RS触发器， 它是无时钟控制低电平直接触发的触发器。基本RS触发器具有置\、置\和\保持\三种功能。通常称 S为置\端，因为S＝0时触发器被置\；R为置\端，因为R＝0时触发器被置\，当S＝R＝1时状态保持。

基本RS触发器也可以用两个“或非门”组成，此时为高电平触发有效。

Q Q & & R S 图1基本RS触发器

13

2． D触发器

在输入信号为单端的情况下，D触发器用起来最为方便， 其状态方程为 Qn+1 ＝ Dn

其输出状态的更新发生在CP脉冲的上升沿，故又称为上升沿触发的边沿触发器，触发器的状态只取决于时钟到来前D端的状态，D触发器的应用很广，可用作数字信号的寄存，移位寄存，分频和波形发生等。有很多种型号可供各种用途的需要而选用。如双 D(74LS74，CC4013)， 四D (74LS175 ， CC4042)，六D (74LS174 CC14174)，八D (74LS374) 等。 图2 为双D74LS74的引脚排列和逻辑符号。

14 13 12 11 10 9 8 Vcc 2Rd2D 2CP 2Sd 2Q 2Q 1Rd1D 1CP 1Sd 1Q 1Q GND 1 2 3 4 5 6 7 图2 74LS74管脚图

3． JK触发器

在输入信号为双端的情况下，JK触发器是功能完善、使用灵活和通用性较强的一种触发器。本实验采用74LS112双JK触发器， 是下降边沿触发的边沿触发器。引脚功能及逻辑符号如图3所示。

16 15 14 13 12 11 10 9 Vcc 1Rd 2Rd 2CP2K 2J 2Sd 2Q 1CP1K 1J 1Sd 1Q 1Q 2Q GND 1 2 3 4 5 6 7 8 图3 74LS112管脚图 JK触发器的状态方程为:

Q＝JQn＋KQn J和K是数据输入端，是触发器状态更新的依据，若J、K有两个或两个以上输入端时，组成“与”的关系。Q与Q 为两个互补输出端。通常把 Q＝0、Q＝1的状态定为触发器\状态；而把 Q＝1，Q＝0定为\状态。 JK触发器常被用作缓冲存储器，移位寄存器和计数器。

14

四、实验内容

1．基本RS触发器

按图1，用两个与非门（选用74LS00）组成基本RS触发器，输入端R、S 接实验箱的逻辑开关 ，输出端 Q、 Q 接逻辑电平显示输入插口，按表1的要求测试，记录之。（74LS00的芯片引脚图见前面的实验中）

表1 R

S Q Q 输出状态 2．D触发器

用门电路设计D触发器，画出逻辑图并进行下列验证，记录结果： （1）．测试Rd、Sd的复位、置位功能。先将芯片的电源端和地端连接好，对应的Rd和Sd接逻辑开关，Q和 Q 接发光二极管，按照表2要求改变 Rd 、 ，并记录输出结果SdRd（“×”为任意状态）。置位是指将Q置“0”或“1”，复位指置位后，将 、Sd 都恢复为00或11状态，以准备接受CP脉冲触发翻转。

表2 D CP Q Q SdRd× × × × 0 1 1 0

（2）．测试D触发器的逻辑功能 根据上面设计的D触发器。D、 Rd Sd端 接逻辑开关，CP端接单脉冲（Signle Ｐulse）,Q端接发光二极管。 按表5-3的要求进行测试，测试时，用 Rd Sd 端置位（即：使Qn=1或0），然后复位（将 Rd Sd 置“1、1”状态）。 按CP脉冲触发，并观察触发器状态更新是否发生在CP 脉冲的上升沿（即由0→1），记录之。

表3

15

百度搜索“77cn”或“免费范文网”即可找到本站免费阅读全部范文。收藏本站方便下次阅读，免费范文网，提供经典小说教育文库数字逻辑电路实验指导书(2016)(3)在线全文阅读。