组成原理课程设计报告浮点数加法器 - 图文(3)

封装图如图2.9所示。

图2.9 数值选择电路封装效果图

2.2.3.3 功能仿真

表2.4 数据选择电路测试数据 COIN（相减符号位） 0 1 输入数值1 0110 1010 输入数值2 0011 1100 输出数值 0110,0011 1100,1010 测试数据如表2.4所示。

图2.10 数值选择电路测试图

-10-

仿真图说明：

图2.10中，红线所示数据输入C0IN为1，数值1为1010，数值2为1100，其真实输出11001010。蓝线所示数据输入COIN为0，数值1为0110，数值2为0011，其真实输出为01100011。从仿真结果分析，对于给定的例子，其输出与预想的输出完全一致，说明电路的实现符合设计要求。

2.2.4 数据移位模块的设计与实现

2.2.4.1 功能描述

经过对阶过程与数据选择过程后，我们得到了移位的次数和待移位的数据，接下来则需要用数据移位模块对数据进行移位操作。故数据移位模块的输入为待移位的数据（补码）与移位次数（原码），输出为移位后的数据（补码）。其功能为对数据进行移位和输出。 2.2.4.2 电路图

根据计算机中数据存储的特点可知S2，S1，S0的位权分别为4,2,1。即若S2为1，数据需右移四位，S1为1，数据需右移两位，S0为1，数据需右移一位。另根据数据补位的原则可知，如原数据为正数则补0，为负数则补1。故当S0为控制信号时，可在相邻两位间用二选一数据选择器相连，当S0为1时输出高位，S0为0时输出低位。本级的输出用以作为当S1为控制信号时的输入。当S1为控制信号时，每隔一位进行选择。同理S2为控制信号时，每隔三位进行选择。而对于补位来说，则由符号位与数据位进行数据选择得到。S0为控制信号时符号位仅与最高位相与，S1为控制信号时符号位与最高两位相与，S3时则为最高四位。S0作为控制信号时的输出为S1作为控制信号时的输入，S1为控制信号的输出为S2是控制信号时的输出。最后的输出仅有数据位，不含符号位。其电路如图2.11所示。

-11-

图2.11 数据移位器电路图

封装图如图2.12所示。

图2.12 数值移位电路封装效果图

-12-

2.2.4.3 功能仿真

表2.5 数据移位电路测试数据 移位次数S2-S0 010 101 输入数值C,A10-A0 0,11010001011 1,00101110011 输出数值B10-B0 00110100010 11111001011 测试数据如表2.5所示。

图2.13 数据移位电路测试图

仿真图说明：

图2.13中，红线所示数据，输入S2,S1,S0为010，数值为0,11010001011，其真实输出为00110100010。对于蓝线所示数据，输入S2,S1,S0为101，数值为1,00101110011，其真实输出为11111001011。从仿真结果分析，对于给定的例子，其输出与预想的输出完全一致，说明电路的实现符合设计要求。

-13-

2.2.5 加法模块的设计与实现

2.2.5.1 功能描述

在上述模块全部运行结束后，需要将得到的移位过的数据进行相加得到最终的结果。故加法模块的输入为数据移位器输出的一组移位后的数据已经数据选择器输出的一组不移位的数据。输出为相加之后的数据。其功能是实现两个数的超前进位加法运算。 2.2.5.2 电路图

设二进制加法器第i位为Ai，Bi，输出为Si，进位输入为Ci，进位输出为Ci+1，则有：Si=Ai⊕Bi⊕Ci，Ci+1=Ai*Bi+Ai*Ci+ Bi*Ci=Ai *Bi+（Ai+Bi）*Ci。令Gi=Ai*Bi,Pi= Ai+Bi，则Ci+1= Gi+ Pi*Ci当Ai和Bi都为1时，Gi=1，产生进位Ci+1=1。当Ai和Bi有一个为1时，Pi= 1，传递进位Ci+1= Ci。因此Gi定义为进位产生信号，Pi定义为进位传递信号。Gi的优先级比Pi高，也就是说：当Gi = 1时无条件产生进位，而不管Ci是多少；当Gi=0而Pi=1时，进位输出为Ci,跟Ci之前的逻辑有关。

设4位加数和被加数为A和B，进位输入为Cin,进位输出为Cout,对于第i位的进位产生Gi=Ai·Bi ,进位传递Pi=Ai+Bi，i=0,1,2,3

于是对于各级进位输出，递归的展开Ci有： C0=Cin

C1=G0+P0·C0

C2=G1+P1·C1=G1+P1·G0+P1·P0·C0

C3=G2+P2·C2=G2+P2·G1+P2·P1·G0+P2·P1·P0·C0

C4=G3+P3·C3=G3+P3·G2+P3·P2·G1+P3·P2·P1·G0+P3·P2·P1·P0·C0 Cout=C4

由此可以看出，各级的进位彼此独立产生，只与输入数据和Cin有关，将各级间的进位级联传播给去掉了，因此减小了进位产生的延迟。故其电路图如图2.14所示。

-14-

百度搜索“77cn”或“免费范文网”即可找到本站免费阅读全部范文。收藏本站方便下次阅读，免费范文网，提供经典小说教育文库组成原理课程设计报告浮点数加法器 - 图文(3)在线全文阅读。