计算机组成原理习题集(2)

30. CPU响应中断时，保护现场两个关键的硬件状态是 ， 。 31.CPU能直接访问______和______，但不能直接访问磁盘和光盘。

32.指令格式是指令用______表示的结构形式,通常格式中由操作码字段和______字段组成。 33.主存储器的性能指标主要是存储容量、存取时间、______和______。

34.CPU中的PSW寄存器的标志位OF受 运算指令影响，当产生溢出时，将OF位置为 。

35. 存储器和CPU连接时，要完成______的连接；______的连接和______的连接， 方能正常工作。

36 DMA技术的出现使得 可以通过 直接访问 ；与此同时，CPU可以继续执行其它任务。

37. 闪速存储器能提供高性能、低功耗、高可靠性以及______能力，因此作为______

用于便携式电脑中。

38. 寻址方式按操作数的物理位置不同，多使用______型和______型，前者比后者执行速度

快。

39. 堆栈是一种特殊的______寻址方式，它采用______原理。按构造不同，分为寄存器堆栈

和______堆栈。

40. 当今的CPU芯片除了包括定点运算器和控制器外，还包括______、______、运算器和

______管理等部件。

41. 奔腾CPU中L2级cache的内容是______的子集，而______内容又是L2级cache的子集。 42. 为了解决多个______同时竞争总线______，必须具有______部件。

43.I/O接口______和串行I/O接口______是两个目前最发展前景的标准接口。 44．（10110111）2 ＝（ ）8＝（ ）16＝（ ）10

45．在计算机系统中，多个系统部件之间信息传送的公共通路称为A.______。就其所传送信息的性质而言，在公共通路上传送的信息包括数据、B.______、 C.______信息。 46．当今的CPU芯片，除了包括定点运算器和控制器外，还包括A______，B______

运算器和C______管理等部件。

47. 硬布线控制器的设计方法是：先设计A______流程图，再利用B______写出综合

逻辑表达式，然后用C______等逻辑电路实现。

48．CPU中，保存当前正在执行的指令的寄存器为A______，保存当前正在执行的指令的地址的寄存器为B______，保存CPU访存地址的寄存器为C______。

49．计算机系统中的存储器分为A______和B______。在CPU执行程序时，必须将指

令存放在C______中。

50．闪速存储器能提供高性能、低功耗、高可靠性以及A______能力，为现有的B____

__体系结构带来巨大变化，因此作为C______用于便携式电脑中。 51．指令操作码字段表征指令的A.______，而地址码字段指示B.______。微小型机多采用

C.______混合方式的指令格式。 三. 简答题

1. 计算机主要有哪几个子系统组成？主机与外围设备的连接方式主要有哪些？ 2. 什么是指令周期？什么是机器周期？什么是时钟周期？三者之间的关系？ 3. 请说明Cache物理位置与作用 ？ 4. RISC的主要特点。

5. 什么是刷新存储器？其存储容量与什么因素有关？

6. 指令和数据均存放在内存中，计算机如何从时间和空间上区分它们是指令还是数

据。

7. 什么是存储保护？通常采用什么方法？ 8. 什么是RISC？RISC指令系统的特点是什么？ 9. 说明计算机系统的层次结构。

10.请说明指令周期、机器周期、时钟周期之间的关系。

11. 简要描述外设进行DMA操作的过程及DMA方式的主要优点。 12.请说明程序查询方式与中断方式各自的特点。

13.说明微程序的基本原理以及微命令、微指令和微程序间的关系。 14. 简述CPU的主要功能。

15.外围设备的I/O控制方式分哪几类？各具什么特点？

16.什么是指令周期？什么是机器周期？什么是时钟周期？三者有什么关系？ 17.什么是闪速存储器？它有哪些特点？ 18.说明总线结构对计算机系统性能的影响。 19.什么是CISC？CISC指令系统的特点是什么？

20.指令和数据均存放在内存中，CPU如何从时间和空间上区分它们是指令还 是数据？

21．静态存储器和动态存储器各用什么来存储信息？为什么称为“静态”存储器？分

别分析的优缺点

22．分析总线的定义,并简述PC机中主要的总线标准和特点.

23．在寄存器—寄存器型，寄存器—存储器型和存储器—存储器型三类指令中，哪类指令的执行时间最长？哪类指令的执行时间最短？为什么？

24．什么是指令周期？什么是机器周期？什么是时钟周期？三者之间的关系如何？ 25．CPU中有哪些主要寄存器？简述这些寄存器的功能。 26．什么叫指令？什么叫微指令？ 27．画出中断处理过程的流程图。

28. 中断处理过程包括哪些操作步骤？

29. 简要描述外设进行DMA操作的过程及DMA方式的主要优点。

30. 举出CPU中6个主要寄存器的名称及功能。 31. CPU响应中断应具备哪些条件？

32. 指令和数据均放在内存中，CPU如何从时间和空间上区分是指令还是数据？ 33. 在计算机中，CPU管理外围设备有几种方式？ 34. 分析中断优先权的原理和结构的实现。

四. 应用题

1. 求十进制数-113的原码表示，反码表示，补码表示和移码表示（用8位二进制表示，

并设最高位为符号位，真值为7位）。

2. 已知X=0.1011，Y=-0.0101，求X+Y=?，X-Y=?

3. 机器数字长为8位（含1位符号位），当X= -127（十进制）时，其对应的二

进制表示，(X)反、(X)补、(X)移分别是多少？ 4. 已知 X = -0.01111,Y = +0.11001, 计算：

[X]补，[-X]补，[Y]补，[-Y]补，X+Y=?，X-Y=?

5. 数字长8位（含1位符号位），若机器数为81（十六进制），分别求出它的原 码、补码、反码和移码是多少？

6.画出单机系统中采用的三种总线结构。 7. 画出中断处理过程流程图。

8. 已知某8位机的主存采用半导体存储器，地址码为16位，采用4K×4位的SRAM芯

片组成该机所允许的最大主存空间，并选用模块条形式，问：

（1） 若每个模块条为32K×8位，共需几个模块条？ （2） 每个模块条内有多少片RAM芯片?

（3） 主存共需多少RAM芯片？CPU需使用几根地址线来选择各模块？使用

何种译码器？

9.用16k×8位的SRAM芯片构成64K×16位的存储器，要求画出该存储器的组成逻辑框图。

10. 有32片256K（1bit）的RAM存储器，问：

(1)可构成字长为32bit存储器容量为多大？ (2)该存储器需要多少字节地址？

(3)画出与CPU连接图，标明主要连线或信号。 11.16K×16位的SRAM芯片构成64K×32位的存储器。要求画出该存储器的组成逻辑框

图。

12.说明在计算机系统中，中断的定义以及主要处理步骤，并举出三种中断向量产生的

方法。 13. 设[X]补 = X0.X1X2?Xn，求证： [X/2]补 = X0.X0X1X2?Xn 。

14.某加法器进位链小组信号为C4C3C2C1,低位来的进位信号为C0，请按串行进位方式写出C4C3C2C1的逻辑表达式。

15.存储器容量为32字，字长64位，模块数m = 8，用交叉方式进行组织。存储周期T

= 200ns, 数据总线宽度为64位，总线传输周期τ = 50ns。问该存储器的带宽是多少？

16.指令格式结构如下所示，试分析指令格式特点。

15 12 11 9 8 6 5 3 2 0 OP 寻址方式 寄存器 寻址方式 寄存器 源地址 目标地址 17． 用24k*4位/片的RAM芯片构成一个8KB的存储器，地址总线为A15-A0（低位），数据总线D7（高位）-D0（低位），WE*控制读写。请写出片选逻辑式， 画出芯片级逻辑图，注明各信号线。

18．某机字长16 位，主存按字编址，容量为8MW，请用如下RAM芯片为该机设计一个

主存。 A20 CS

A0

WE D0~D7

(1)．地址线和数据线各有多少根？ (2)．共用多少这种芯片？

(3)．画出其组成框图,并正确标出各信号线。 19．用16K×16位的DRAM芯片构成64K×32位存储器。问需要多少个这样的DRAM芯片？

画出该存储器的组成逻辑框图。

20．举例说明存储器堆栈的原理及入栈、出栈的过程。

··· 21．设有一个具有20位地址和32位字长的存储器，问：

(1)该存储器能存储多少个字节的信息？

(2)如果存储器由512k×8位的SRAM 芯片组成，需多少片？ (3)需多少位地址作芯片选择？

22．CPU响应中断应具备哪些条件？画出中断处理过程流程图。 23．求证：[X]补+ [ Y ]补 = [ X + Y ]补

24．总线的一次信息传送过程大致分哪几个阶段？若采用同步定时协议，请画出 读数据的时序图来说明。 25. 单级中断中，采用串行排队链法来实现具有公共请求线的中断优先级识别，请画出中

断向量为001010，001011，001000三个设备的判优识别逻辑图。 26. 如图是某SRAM的写入时序图，其中R/W是读写命令控制线，R/W线为低电平时，

存贮器按给定地址把数据线上的数据写入存贮器。请指出图中写入时序的错误，并

画出正确的写入时序图。

27. 用512K*16位的FLASH存储器芯片组成一个2M*32的半导体只读存储器，试问： 1）数据寄存器多少位？ 2）地址寄存器多少位？

3）共需要多少个这样的器件？ 4）画出此存储器的组成框图.

28. CPU结构如图所示，其中一个累加寄存器AC，一个状态条件寄存器和其它四个寄存

器，各部分之间的连线表示数据通路，箭头表示信息传送方向。 (1)标明图中四个寄存器的名称。

(2)简述指令从主存取到控制器的数据通路。

(3) 简述数据在运算器和主存之间进行存/取访问的数据通路。

百度搜索“77cn”或“免费范文网”即可找到本站免费阅读全部范文。收藏本站方便下次阅读，免费范文网，提供经典小说教育文库计算机组成原理习题集(2)在线全文阅读。