小议System Verilog搭建验证平台的应用

龙源期刊网 http://www.qikan.com.cn

小议System Verilog搭建验证平台的应用

作者：储晓卿

来源：《科学与信息化》2017年第22期

摘 要 System Verilog简称为SV语言，它建立在Verilog语言的基础上，是IEEE 1364 Verilog-2001标准的扩展增强，兼容Verilog 2001，并新近成为主流的硬件设计和验证的语言。本文目的是介绍使用SV和dpi搭建验证平台时，在完成DPI相关工作阶段遇到的问题，以及解决的办法。

关键词 System Verilog；dpi；验证平台；应用 1 概念

System Verilog是一种硬件描述和验证语言（HDVL），它基于IEEE1364-2001 Verilog硬件描述语言（HDL），并对其进行了扩展，包括扩充了C语言数据类型、结构、压缩和非压缩数组、 接口、断言等等，这些都使得System Verilog在一个更高的抽象层次上提高了设计建模的能力[1]。

System Verilog由Accellera开发，它主要定位在芯片的实现和验证流程上，并为系统级的设计流程提供了强大的连接能力。下面我们从一个方面对System Verilog搭建验证平台进行简要的介绍，期望能够通过这个介绍使大家对System Verilog有一个概括性的了解。 2 过程 2.1 工作环境

主要是：win10 64bit， Questasim 10.1b 2.2 解决方法

首先，ref_model中导入C代码，同时将C代码放在相同与ref_model相同目录下 import “DPI-C” context function void huffman（input int datain[256]， output int dataout[35][32]）； C代码中添加include #include “svdpi.h”

之后开始，RTL代码+验证平台代码编译通过，图形界面点仿真，报错

百度搜索“77cn”或“免费范文网”即可找到本站免费阅读全部范文。收藏本站方便下次阅读，免费范文网，提供经典小说综合文库小议System Verilog搭建验证平台的应用在线全文阅读。