本科生课程设计（论文）
Ⅲ 应取Zset1?53.66?65??为相邻距离保护第Ⅲ段的整定值。
按与相邻距离保护第Ⅱ段配合，第Ⅲ段距离保护的动作时间为：
ⅢⅡtop?t1op3??t（2-4）
试中，tⅡop3为相邻线路重合后不经振荡闭锁的距离保护第Ⅱ段的动作时间。 所以断路器第Ⅲ段的动作时间为：
tⅢop1?2.5s 当作为近后备时，断路器1QF距离保护第Ⅲ段的灵敏度为：
Ksen
当作为远后备时，断路器1QF距离保护第Ⅲ段的灵敏度为：
ⅢZset53.661???4.36?1.5ZAB0.41?30KsenⅢZset53.661???0.97ZAB?KbmaxZBC0.41?30?2.75?38?0.41 可见，作为近后备保护时，可满足灵敏度要求，作为BC线远后备保护时，却不满足灵敏度要求，作为变压器的远后备保护时，更不满足灵敏度要求，故应考虑
IIIZset.12?65??为整定值，这时灵敏度得到提高，这时Ksen?2.14，满足灵敏度1?118要求。
2.4 系统最小运行方式下保护动作情况
??180?时保护安首先求取系统在最小运行方式下振荡时最小测量阻抗为Zmmin。装处的测量阻抗为：
1Zmmin?(?m)Z?2ZsAmax14m???0.24ZsAmax?ZAB?ZsBmax14?12.3?32Zmmin1?(?0.24)?58.3?15.16?65?2（2-5）
6
本科生课程设计（论文）
IIIIII因为 且 Z?ZZmmin?Zsetset1set1?Zmmin，所以在最小运行方式下系统振荡时Zm1的轨迹线穿过阻抗保护第II和第Ⅲ段测量元件的动作特性圆如图2.1所示，令?1???1???2对应时间为t2，为第II段测对应时间为t1，为第Ⅲ段测量元件误动作时间，?2量元件误动作时间。对阻抗保护第II段而言，当t op1?t2时，虽第II段元件动作，但
II保护将不误动；当 时，测量元件和保护均误动。对于第Ⅲ段而言，测量元件误top1?t2IIII动，当t op1?t2时，第II段保护将发生误动，跳闸，故障被切除，故第Ⅲ段保护的阻
抗元件应返回不会误动。从以上分析计算可知，系统振荡可能使距离保护第II段发生误动作。因此，在距离保护装置中必须增加振荡闭锁元件。
j?
?1?
IIIZset1ZIZset1IIset1B?1RA图2.1 振荡对保护影响
2.5 过渡电阻对相间短路保护的影响
当离断路器1QF保护安装处20Km处发生带过渡电阻Rarc?12?的相间短路时，1QF处保护的测量阻抗为：
Zm?(20?0.41?65??12)?15.47?7.43j?17.16?25.65??
所以在25.65?处的动作阻抗分别是：
7
IZop?25.65?1?9.84cos(65??25.65?)?25.65??7.61IIZop1?12.46cos(65??25.65?)?25.65??23.7?25.65?IIIZop1?53.66cos(65??25.65?)?25.65??41.49?25.65?本科生课程设计（论文）
所以有：
IIIIIIZop?Z?Z?Z1mop1OP1 由上述可见，故障点应在断路器1QF处相间距离保护的第I段保护范围内，而此时由于短路点过渡电阻的影响，却落在距离保护第II和第III段的动作特性圆内，故这时距离保护第I段将拒动，而距离保护第II段动作，降低了保护的速动性。因此，距离保护中必须有防止过渡电阻影响的措施。
8
本科生课程设计（论文）
第3章 系统硬件设计
3.1 CPU最小系统设计
本次设计采用的CPU是本次设计所选用的单片机是Intel公司MCS-51系列的85C51。89C51的结构特点：面向控制的8位CPU；一个片内振荡器和时钟产生电路，振荡频率为0-24MHZ；片内4KB Flash ROM程序存储器；128B的片内数据存储器；可寻址64KB的片外程序存储器和片外数据存储器控制电路；2个16位定时/计数器；4个并行I/O口，共32条可单独编程的I/O线；5个中断源，2个中断优先级；一个全双工的异步串行口；21个特殊功能寄存器；具有节电工作方式，即休闲方式和掉电保护方式。
其引脚功能为：GND：接地端。VCC：电源端。正常操作及对Flash ROM编程和验证时接+5V电源。XTAL1：接外部晶体和微调电容的一端XTAL2：接外部晶体和微调电容的另一端。在89C51片内，它是振荡电路反向放大器的输入端。再接外部振荡器时，此引脚应悬浮。RST：复位信号输入端，高电平有效。当振荡器工作时，此引脚上出现两个机械周期以上的高电平，就可以使单片机复位。ALE/PROG：当访问外部存储器时，地址锁存允许端的输出电平用于锁存地址的地址字节。在FLASH编程期间，此引脚用于输入编程脉冲。在平时，ALE端以不变的频率周期输出正脉冲信号，此频率为振荡器频率的1/6。因此它可用作对外部输出的脉冲或用于定时目的。然而要注意的是：每当用作外部数据存储器时。如想禁止ALE的输出可在SFR8EH地址上置0。此时，ALE只有在执行MOVX，MOVC指令是ALE才起作用。PSEN：外部程序存储器的选通信号端。在由外部程序存储器取指期间，每个机器周期两次PSEN有效。但在访问外部数据存储器时，这两次有效的/PSEN信号将不出现。EA/VP：当EA保持低电平时，则在此期间外部程序存储器（0000H-FFFFH），不管是否有内部程序存储器。当
EA端保持高电平时，此间内部程序存储器。P0口：时双向8位三态I/O口。在访问
外部存储器时，可分别用作低8位地址线和8位数据线；在Flash ROM编程时，它输入指令字节，在验证程序时，则输出指令字节。P0能驱动8个LSTTL门电路。P1口：它是一个内部带有内部上拉电阻的8位双向I/O口。在Flash ROM编程和程序验证时，它接收低8位地址。能驱动4个人LSTTL门电路。P2口：P2口是一个内部带有上拉电阻的8位双向I/O口。在访问外部存储器时，他能输出高8位地址。P3口：P3口是一个带有内部上拉电阻的8位双向I/O口P3口能驱动4个LSTTL门电路。CPU最
9
本科生课程设计（论文）
小系统如图3.1所示。
XTAL1与XTAL2分别为时钟电路的输入和输出。P1.7和RESET分别接复位电路的输入和复位端。其中C1、C2都是30PF。
图3.1 CPU最小系统接线图
3.2 数据采集系统设计
数据采集系统包括电压形成、模拟滤波、采样保持（S/H）、多路转换（MPX）、以及模数转换（A/D）等功能块，完成将模拟输入量准确地转换为微型机能够识别的数字量。根据转换的原理不同，微机保护装置中模拟量输入回路有两种方式，一是基于逐次逼近型A/D装换方式，二是利用VFC原理进行A/D转换的方式。前者的功能模块较多设计起来比较复杂。因此本次设计是采用VFC原理进行设计的。原理图如图3.2所示。 TV TA 二 次 侧
电压形成 VFC 计数器 CPU 总 线 :电压形成 :VFC :计数器 图3.2 VFC系统示意图
10
百度搜索“77cn”或“免费范文网”即可找到本站免费阅读全部范文。收藏本站方便下次阅读，免费范文网，提供经典小说综合文库输电线路距离保护设计(1)(3)在线全文阅读。
相关推荐：