8、电路使用了0个PLL，我这芯片一共有2个PLL，PLL是固核（也可以认为是硬核，硬核和固核的分界线并不是很明确），可以配置一下就调用，某些FPGA会有4个或更多的PLL固核。
五、接下来看看，你综合出来是个什么电路。在菜单栏的Tools下面，点击查看RTL图、状态机图（前提是综合出来有状态机）或者工艺映射表（Technology Map）
其中RTL图和工艺映射表，都可以表示你设计出来的电路，区别在于，RTL图抽象层次更高一些，而工艺映射表更接近于门级。
某些时候，RTL并不能完全表示出电路的正确性，因为综合出来，有部分细节出错，在RTL图看不出来，这里得用工艺映射表。
六、用Assignment Editor锁管脚。
在Value下面输入23，就可以把clk锁定在23号引脚了。如下图所示。
七、锁完之后，保存好，还要再综合一次，这样的综合出来的电路才是你需要的。如果不想综合两次，那就要用TCL脚本来锁管脚了。 新建一个TCL脚本文件。输入如下代码： set_location_assignment PIN_23 -to clk
这样就可以把clk锁定在23号引脚了。如果你的引脚是按键，就要加上拉电阻（不然会容易烧坏IO口），输入如下代码：
set_location_assignment PIN_208 -to switch_input
set_instance_assignment -name WEAK_PULL_UP_RESISTOR ON -to switch_input 这样就把switch_input这个锁在208号引脚，同时给208号引脚加了上拉电阻。 保存好你的TCL脚本，然后在菜单栏的tools下，点TCL scripts，
点Run，运行一下你的TCL脚本。这样，就只需要综合一次了。
八、接好你的JTAG就可以用Programmer下载代码了，由于此步骤太简单了，省略。
其中sof文件，是直接JTAG下载的，断电就没了；pof文件是AS下载，断电可保存。但是AS下载需要额外加点电路，而且对电路要求高，有点问题都无法下载，而且工业上的板子也只有JTAG下载口（节省PCB面积），这样就得用JTAG间接下载，断电可保存。 在菜单栏的file下，转换编程文件：
选择jic格式，配置芯片的型号（我这里是EPCQ16），然后改一下jic的名字，默认是output_file。
先点一下SOF Data
然后add file，把你的SOF文件添加进去。
然后点generate即可生成jic文件。
最后在programmer，添加这个jic文件，就可以下载代码了。下载完之后，FPGA并不直接运行代码，需要先断电，再上电，FPGA才正常工作。
百度搜索“77cn”或“免费范文网”即可找到本站免费阅读全部范文。收藏本站方便下次阅读，免费范文网，提供经典小说综合文库彻底掌握Quartus II——基础篇(2)在线全文阅读。
相关推荐：