集成电路设计方法的发展历史

集成电路设计方法的发展历史、发展现状、及未来主流设

计方法报告

集成电路是一种微型电子器件或部件，由为杰克·基尔比发明，它采用一定的工艺，把一个电路中所需的晶体管、二极管、电阻、电容和电感等元件及布线互连一起，制作在一小块或几小块半导体晶片或介质基片上，然后封装在一个管壳内，成为具有所需电路功能的微型结构；其中所有元件在结构上已组成一个整体，使电子元件向着微小型化、低功耗和高可靠性方面迈进了一大步。集成电路具有体积小，重量轻，引出线和焊接点少，寿命长，可靠性高，性能好等优点，同时成本低，便于大规模生产。它不仅在工、民用电子设备如收录机、电视机、计算机等方面得到广泛的应用，同时在军事、通讯、遥控等方面也得到广泛的应用。用集成电路来装配电子设备，其装配密度比晶体管可提高几十倍至几千倍，设备的稳定工作时间也可大大提高。

一、集成电路的发展历史：

1947年：贝尔实验室肖克莱等人发明了晶体管，这是微电子技术发展中第一个里程碑；

1950年：结型晶体管诞生；

1950年： R Ohl和肖特莱发明了离子注入工艺； 1951年：场效应晶体管发明；

1956年：C S Fuller发明了扩散工艺；

1958年：仙童公司Robert Noyce与德仪公司基尔比间隔数月分别发明了集成电路，开创了世界微电子学的历史；

1960年：H H Loor和E Castellani发明了光刻工艺； 1962年：美国RCA公司研制出MOS场效应晶体管；

1963年：F.M.Wanlass和C.T.Sah首次提出CMOS技术，今天，95%以上的集成电路芯片都是基于CMOS工艺；

1964年：Intel摩尔提出摩尔定律，预测晶体管集成度将会每18个月增加1倍；

1966年：美国RCA公司研制出CMOS集成电路，并研制出第一块门阵列（50门）；

1967年：应用材料公司（Applied Materials）成立，现已成为全球最大的半导体设备制造公司；

1971年：Intel推出1kb动态随机存储器（DRAM），标志着大规模集成电路出现；

1971年：全球第一个微处理器4004由Intel公司推出，采用的是MOS工艺，这是一个里程碑式的发明；

1974年：RCA公司推出第一个CMOS微处理器1802；

1976年：16kb DRAM和4kb SRAM问世；

1978年：64kb动态随机存储器诞生，不足0.5平方厘米的硅片上集成了14万个晶体管，标志着超大规模集成电路（VLSI）时代的来临；

1979年：Intel推出5MHz 8088微处理器，之后，IBM基于8088推出全球第一台PC；

1981年：256kb DRAM和64kb CMOS SRAM问世； 1984年：日本宣布推出1Mb DRAM和256kb SRAM； 1985年：80386微处理器问世，20MHz；

1988年：16M DRAM问世，1平方厘米大小的硅片上集成有3500万个晶体管，标志着进入超大规模集成电路（VLSI）阶段；

1989年：1Mb DRAM进入市场；

1989年：486微处理器推出，25MHz，1μm工艺，后来50MHz芯片采用 0.8μm工艺；

1992年：64M位随机存储器问世；

1993年：66MHz奔腾处理器推出,采用0.6μｍ工艺；

1995年:Pentium Pro, 133MHz，采用0.6-0.35μｍ工艺； 1997年：300MHz奔腾Ⅱ问世,采用0.25μｍ工艺；

1999年：奔腾Ⅲ问世，450MHz，采用0.25μｍ工艺，后采用0.18μm工艺； 2000年: 1Gb RAM投放市场；

2000年：奔腾4问世，1.5GHz，采用0.18μｍ工艺；

2001年：Intel宣布2001年下半年采用0.13μｍ工艺。

2003年：奔腾4 E 系列推出，采用90nm 工艺。 2005年：intel 酷睿2系列上市，采用65nm 工艺。

2007年：基于全新45纳米 High-K 工艺的 intel 酷睿2 E7/E8/E9上市。 2009年：intel 酷睿 i 系列全新推出，创纪录采用了领先的32纳米工艺，并且 下一代22纳米工艺正在研发。

从历史CPU的发展历程来看，制作的工艺是越来越精细，处理器的性能也得到了大幅度提高。

二、集成电路发展的现状及未来趋势

随着工艺技术水平的不断提高，早期的人工设计已逐步被计算机辅助设计(CAD)所取代，目前已进入超超大规模集成电路设计和SOC设计阶段。在集成电路设计技术中最重要的设计方法、EDA工具及IP核三个方面都有新的发展：

半定制正向设计成为世界集成电路设计的主流技术，而全定制一般应用在CPU(Central Process Unit)等设计要求较高的产品中，逆向设计多应用于特定的集成电路设计过程中，当今世界领先的EDA工具基本掌握在世界专业EDA公司手中，如益华计算机(Cadence)、新思科技(Synopsys)、明导科技(Mentor

Graphics)和近年发展迅猛的迈格玛(Magma)，它们的世界市场占有率高达60%以上，世界上IP专营公司日见增多，目前自主开发和经营IP核的公司有英国的ARM和美国的DeSOC等，世界IP核产业已经初具规模。

目前，国际先进的集成电路芯片加工水平也已经进入90nm／12英寸，而且正向65nm水平前进，65nm以下设备已逐步进入实用，45～22nm设备和技术正在开发当中。在芯片制造技术领域的一个显著特点是，集成电路工艺与设备的结合更为紧密，芯片制造共性工艺技术的开发越来越多地由设备制造商来承担。目前，设备制造商的职责已经从单纯地提供硬件设备转变为既要提供硬件设备又要提供软件(含工艺菜单)、工艺控制及工艺集成等服务的总体解决方案，芯片制造技术越来越多地融入设备之中。

集成电路封装技术的发展主要体现在封装方式上。最早的集成电路封装技术起源于半导体器件封装技术，封装方式足TO型(礼帽型)金属壳和扁平长方形陶瓷壳，时至今日，封装方式已经发展到几大类和若干小类，包括：(1)直插式：单列直插(SIP)、双列直插式(DIP)，(2)引线芯片载体：引线陶瓷芯片载体(LCCC)、塑料有引线芯片载体(PLCC)，(3)四方型扁平封装(QFP)：薄型QFP(TQFP)等，(4)小外形封装(SOP)：J型引脚小外型封装(SOJ)、薄小外形封装(TSOP)等，(5)阵列式封装：针栅阵列(PGA)、球栅阵列(BGA)、柱栅阵列(CGA)等。

进入21世纪以来，新型的封装方式也不断出现，其中以芯片级封装(Chip SizePackage，CSP)、多芯片／三维立体封装(MultiChipPackaging，MCP／3D Packaging，3D)、晶片级封装(Wafer Level Packaging，WLP)等几项新型封装技术最为引人瞩目，这几种新型的封装方式代表着当今封装技术的最先进水平。CSP是一种封装体尺寸最接近裸芯片尺寸的小型封装，目前CSP技术已趋于成熟，被众多的产品所选用。WLP技术是在芯片制造工序完成后，直接对晶片利用半导体工艺进行后续封装，而后再切割分离成单个器件。使用这种封装方式，可以提供相当于芯片尺寸大小的小型组件。三维立体封装是指在垂直于芯片表面的方向上堆叠、互连两片以上裸芯片的封装方式，其空间占用小，电性能稳定。目前，采用三、四或五层裸芯片构成的堆叠式存储器产品已经出现。除此之外，诸如系统级封装(System in Package，SIP)等下一代封装技术也由专家和研发机构提出，相关的基础研究已经开展。每一代封装技术的产生和推广，均有相应的加工设备作支撑，目前国际上各类先进封装设备在封装方式、封装速度和封装可靠性等方面均可满足大规模、快变化的工业生产需要，而且大有向专业设备寡头化发展的趋势。

另外测试技术的进步主要体现在测试设备的发展上，测试设备从测试小规模集成电路发展到测试中规模、大规模和超大规模集成电路，设备水平从测试仪发展到大规模测试系统。现今测试系统已向高速、多管脚、多器件并行同测和SOC测试的方向发展。世界先进的测试设备技术，基本掌握在美国、日本等专业测试设备生产厂家手中，如美国泰瑞达(TERADYNE)、安捷伦(Agilent Technologies)公司、日本爱德万测试(ADVANTEST)公司等

三、集成电路发展的瓶颈

第一，光刻技术限制。集成电路的加工设备中，光刻是核心。30年来，集成电路之所以能飞速发展，光刻技术的支持起到了极为关键的作用，因为它直接决定了单个晶体管器件的物理尺 寸。每一代新的集成电路的出现，总是以光刻所获得的最小线宽为主要标志。光刻技术的不断发展从三个方面为集成电路的进步提供了技术保证: （1）大面积均匀曝光，在同一块硅片上加工出大量的器件和芯片，保证了批量化的生产水平，硅片的尺寸也从最初的2英寸直径，逐渐发展到4英寸、6英寸、8 英寸直至现在的12英寸直径；(2) 光刻的最小线宽不断缩小(现已达到0.13微米)，使芯片的集成度不断提高，生产成本也随之下降；(3)集成电路中的晶体管尺寸不断缩小后，随着晶体管的 时钟速度的不断加快，集成电路的性能也得以持续不断地提高。

第二，材料和制造工艺的限制随着集成电路集成度的提高，芯片中晶体管的尺寸会越来越小，这就对制作集成电路的半导体单晶硅材料的纯度要求也越来越高。哪怕是极其微小的缺陷或杂 质，都有可能使集成电路中的某个或数个晶体管遭到破坏，最终导致整个集成电路的失败。同时，集成电路集成度的提高还会引发另一个十分棘手的问题。随着集成 块上晶体管器件之间绝缘厚度的减小，当小到5个原子的厚度时（特别容易出现在绝缘层的缺陷处），量子隧道效应将会出现，即传输电荷的电子将会穿过绝缘层， 使晶体管器件之间的绝缘失效。在制造工艺方面，随着光刻精度的提高，也需要相应提高硅片(基板)和光刻掩模板的表面平整度，对于数十纳米的最小线宽制程，表面平整度几乎是原子尺 度。除此之外，光刻精度的提高对基板和掩模板之间的平行度要求也越来越高。这些十分苛刻的制造工艺条件，无疑也将成为提高光刻精度的另一个重要瓶颈。能耗和散热的限制，微电子学技术除了在光刻加工技术上和半导体材质上存在着急待突破的技术限制之外，它还受到了器件能耗过大和芯片散热困难的严重困扰。随着集成电路芯片 中晶体管数量大幅度增多，芯片工作时产生的热量也同样在大幅度增加，芯片的散热问题已经成为当今超大规模集成电路进一步发展的严重障碍，降低器件的能耗和 解决芯片的散热也已成为微电子学技术进一步发展的一个主要技术瓶颈。

第三，当今的微电子器件(如场效应晶体管)，由于本身的工作能耗太大，已经很难适应更大规模集成的需要。换句话说，即使通过芯片的新设计(如多层芯片设计技 术)和光刻加工技术的改进(如极紫外光光刻技术)在一定程度上可以提高芯片的集成度，但由于目前微电子器件的工作电流和能耗都太大，大量的发热使集成电路 很难保证其正常的工作状态。同时，芯片的过热还会造成其使用寿命缩短、可靠性降低等严重问题。

综上所述，集成电路的发展仍有很大的空间，但是半导体本身的物理限制，它的的发展是存在极限的，集成电路总有一天会被更高级的电路取代……

百度搜索“77cn”或“免费范文网”即可找到本站免费阅读全部范文。收藏本站方便下次阅读，免费范文网，提供经典小说综合文库集成电路设计方法的发展历史在线全文阅读。