FPGA的CIC滤波器的设计(2)

的分量时，XM(n)的频谱必然产生混叠，无法从XM(n)中恢复x(n)中频率小于fs／(2M)的低频信号分量。如果先用一个数字滤波器(归一化带宽B=π／M)对X(ejw)进行滤波得到V(ejw)，该信号只含有小于π／M频率分量，再对V(ejw)进行M倍抽取，就可以避免频谱混叠。一个完整的M倍抽取器结构如图4所示：

x(n) M XM（n）

图3. M倍抽取器符号 Fig.3The symbol of M times extractor

x(ejw) v(ejw) H(e)jw M XD(ejw)

图4. M倍抽取器结构

Fig.4The structure of M times extractor

3.1.2 整数倍内插：

整倍数内插是指在原始抽样序列的相邻两抽样点之间插入(L-1)个零值，设原始抽样序列为x(n)，则内插后的序列为

n?0,?L,?2L??x(n/L),xL(n)??

其他?0,内插器符号如图5所示。设序列x(n)的频谱为x(ejw)，求得序列XL(n)的傅里叶变换XL(ejw)=X(ejwL)，表明内插后序列xL(n)的频谱为原序列x(n)的频谱经L倍压缩得到的。因此，xL(ejw)中不仅含有x(ejw)的基带分量(w≤π／M，而且还含有其高频分量(w>π／L)。对内插后的信号进行低通滤波，就可以从内插信号频谱中恢复出原始基带谱，使内插序列中的(L-1)个零值都变为x(n)的准确值，所以经过内插提高信号时域分辨率。完整的L倍内插器结构如图6所示:

x(n) L xL(n) 图5. L倍内插器符号

Fig.5 The symbol of L times interpolator

5

X(ejw) L XL(ejw) 图6. L倍内插器结构

H(ejw)v(ejw)

Fig.6 The structure of M times interpolator

3.2 单级CIC滤波器：

CIC滤波器是由积分器（Integrator）和梳状（Comb）滤波器两部分级联而成的，根据其结构的不同，可分别实现抽取（Decimation）功能和插值（Interpolation）功能。如图7和图8所示：

M Z-1 Z-DM

图7. 单级CIC抽取滤波器结构图

Fig.7 The structure of single-stage CIC decimation filter

L Z-DL 图8. 单级CIC插值滤波器结构图

Fig.8 The structure of single-stage CIC interpolation filter

Z-1

积分部分的积分器是单极点的IIR滤波器，并且反馈系数为1，状态方程如下：

y(n)=y(n-1)+x(n) （1）

积分器也可看成是累加器，根据Z变换，积分器的传输函数为：

HI(z)=1 （2） -11-z梳状器是一个对称的FIR滤波器，其状态方程表示为：

y(n)=x(n)-x(n-DM) （3）

式中，D是设计参数,称为微分延迟，其传输函数为：

Hc(z)=1-z-DM （4）

则单级CIC滤波器的传递函数为：

6

H(z)=1 (1?z?DM) （5）

-11-z其传递函数的频率响应为：

H(ejw)=sin(wDM/2) （6）

sin(w/2)CIC滤波器的幅频特性如图9所示，其中[0,2?/DM]为其主瓣，其他的区间成为旁瓣：

图9. CIC滤波器的幅频特性

Fig.5 The frequency-amplitude characteristic of CIC filter

由图中可以看出，随着频率的增大，旁瓣电平不断减小，当DM>>1时，第一旁瓣的电平为2DM/3?,它与主瓣电平的差值为：

a?20lgDM3? ?20lg?13.36dB （7）

22DM/3?可见单级CIC滤波器的旁瓣电平较大，阻带衰减较差。为降低旁瓣电平，可以采用多级CIC滤波器级联的办法来实现。假设有N级级联，则阻带衰减为单级衰减的N倍，即13.36*N（DB）。 3.3 多级CIC滤波器：

多级CIC滤波器的传递函数为[7]：

NH(z)=HI（z）HN(Z)?C(1?z?1)N(1?z?DM)N?1?z?DM???1??1?z????N （8）

其中，N为CIC滤波器的级数，D为梳状部分延迟因子，M为抽取因子。

滤波器的频率响应为：

H(ejw)Nsin(wDM/2)=sin(w/2)N （9）

7

令w1表示通带截止频率，w2表示阻带截止频率，在抽取后，对有用信号产生混叠的阻带带宽为w1，则有w2?(2?/DM)?w1。则N级CIC滤波器的阻带衰减为：

aN?20lgsH(ej0H(e)j(2?/DM?w1)?20lg)DM （10）

sin(??w1DM/2)/sin(?/D?w1/2)定义带宽比例因子b为信号带宽与抽取后输出采样率的比值，即b=w1DM/2?,则：

aN?20NlgsDMsin[?(1?b)/DM]??20Nlgb (11)

sin(b?)N级CIC滤波器的通带波纹为：

j0H(e)Rsin(b?/DM)N (12) a?20lg?20lgsjw1sin(b?)H(e)由（11）式可知，滤波器的阻带衰减随着N的增加而增加。所以多级CIC滤波器的阻带衰减远远优于单级CIC滤波器。一般来说阻带衰减达到70dB左右就能基本满足实际要就。并且由（12）式可知，随着N的增大，通带波纹也会增大，所以CIC滤波器的级数是有限的。多级CIC滤波器的性能由3个参数N,D,M决定。级数N可以用来控制阻带衰减，N越大阻带衰减越大，通带内的混叠就越小，但是由于N级CIC滤波器的带内容差是单级时的N倍，增大阻带衰减的同时会增大带内容差，所以N不可太大，一般不超过5级。延迟因子D决定零点的位置，D的增大可以有效的减少通带内的混叠，但是D太大会导致通带内主瓣衰减过大，所以一般D取1或2，抽取因子M决定了抽取后信号的采样频率，它同延迟因子一起决定了主瓣和旁瓣的宽度。通常情况下，根据工程要求来确定抽取因子M，然后对通带带宽，通带衰减，和混叠特性进行折衷考虑来确定延迟因子D和滤波器的级数N。 4. 详细设计：

首先构造一个3级的CIC抽取滤波器，只需把3级积分器的输出和3级梳状器的输入串联起来，就构成了3级的CIC滤波器。图10为3级CIC抽取滤波器的结构图，而内插滤波器的级联方式与抽取器相反。

为了能够更加直观的观察多级CIC滤波器的幅频特性，特在MATLAB中对3级的CIC抽取滤波器的幅频特性进行了绘制（抽取因子M为16，梳状部分延迟D为2），并且与单级的CIC滤波器进行比较，所得到的图形为图11。

8

-1 X(n) -1 -1 -1 -1 -1 z?1z?1z?1M z?Dz?Dz?D 图10. 3级CIC抽取滤波器的结构图

Fig.10 The structure of three stages CIC decimation filter

图11. CIC滤波器幅频特性图

Fig.11 The frequency-amplitude characteristic of CIC filter

从图11中可以看出：CIC滤波器是低通滤波器，3级CIC滤波器比单级的CIC滤波器的性能更好，主瓣电平比旁瓣电平高大概40dB,说明阻带衰减比较快；而单级的CIC滤波器的旁瓣只比主瓣低13.36dB,阻带衰减很差。因此多级CIC滤波器的性能比单级的要好，MATLAB幅频特性程序见附录1。

多级CIC滤波器结构简单，而且可以很方便地实现速率变换，在滤波器的两个部分之间，速率发生了变化。对于CIC的抽取滤波器而言，在最后一级积分器的输出端，采样速率由fs变为fs/M。

在设计CIC滤波器的过程中应注意的问题就是防止积分器的数据发生溢出，可以采

9

百度搜索“77cn”或“免费范文网”即可找到本站免费阅读全部范文。收藏本站方便下次阅读，免费范文网，提供经典小说综合文库FPGA的CIC滤波器的设计(2)在线全文阅读。