}
pin (data) {
direction : input;
isolation_cell_data_pin : true ; #被控制的输入Pin
…
}/* End pin group */
pin (enable) {
isolation_cell_enable_pin : true ; #控制信号
…
}/* End pin group */
…
pin (output) { #输出信号
direction : output;
7 / 26
power_down_function : (!pg_pin_name_P + pg_pin_name_G); #电源关闭后进入为power down状态
…
}/* End pin group */
}/* End Cell group */
3.2.1.3. Retention Register Cells
对于寄存器来说，当电源关闭后，其保存的数据也就不存在了，如果有些寄存器的数据，希望在断电后继续保持，则需要使用一个专门的Retention Register Cell，在断电前把寄存器的值锁存起来，重新打开电源后将数值存回寄存器去。而该寄存器在断电时，会有一部分电源一直有电。
下图所示，是一种常用的Retention Register Cell基础结构：
图 3-4 Retention Register Cell基础结构图
如上图所示，Master/Slave Latches是常规的寄存器，工作在VDD_SW电压域，也就是可以关断的电压域，D、CLK、RESETN和Q是寄存器的控制和输出信号。RET电路工作在VDD电压域，不会被关闭，当“SA VE”信号有效，RET会把寄存器的值保存起来，而RESTORE有效，RET将保存的数值写入寄存器中（“SA VE”和“RESTORE”具体时序关系需要参考IP提供商提供的数据，这里只是说明一下其功能）。
需要注意的是，一个Retention Register Cell比普通寄存器面积要大约20％，如果设计的鲁棒性好一些，甚至会大超过50％的面积。
Retention Register Cell不但是可以保持寄存器的值，还可以保持Latch的值，两种不同的结构图如下所示：
8 / 26
图 3-5 Retention Cell的电路结构示意图
图中(a)表示寄存器的Retention Cell，当Save和Restore都是0的时候，使能保持电路不工作，而寄存器的置位和复位端无效，寄存器正常工作。需要进入Sleep模式，首先需要停止寄存器的Clk（Clk_On信号关闭），接着准备进入Sleep模式。当Save为1后，Q端数据被采集进保持电路中，然后可以关闭电源（Power_on关闭）。打开电源后（Power_on打开），将Restore置1，如果保持电路输出为1，则对寄存器做异步置位，否则做异步复位，使寄存器输出与保持电路一致。需要注意的是，Save为从0置1后，不可以再有时钟改变Q端输出，且Save必须有一定的宽度，保证Q端数据被记录下来，同时关闭电源一定要等数据被保持下来后才可以进行。打开电源后，Restore一定要保持一定的时间，使寄存器充分复位或置位，同时在下一个时钟沿到来之前，一定要将Restore清0，否则Q端就不会发生变化，电路可能就会出错。当数据被读回后，就可以打开时钟（Clk_On打开），开始正常工作了。时序示意图如下所示：
图 3-6 Retention Register工作时序示意图
图中(b)是一个Retention Latch的电路结构示意图，原理与寄存器的Retention Cell类似，这里就不详细描述了。
下面所示是一个Retention Cell的Liberty格式描述，描述是基于一个常见寄存器或Latch的格式上进行的：
cell(<cell_name>) {
retention_cell : <retention_cell_style>;
pin(<pin_name>) {
retention_pin(<pin_class>, <disable_value>);
…
}
…
}
retention_cell_style主要是定义一个器件识别名，不同功能名字不能一样。这里所说的功能，不止是寄存器或latch的功能，还需要考虑到save和restore过程是否一致。
9 / 26
retention_pin是的定义表示该pin是与retention cell功能有关的，其中pin_class可以是restore、save、save_restore，其中restore和save分表表示该pin是restore功能和save功能，而save_restore表示该pin根据不同电平为save或restore功能。disable_value表示save 或者restore无效时的电平是1还是0。
需要注意的是retention_pin定义时一定要有related_power_pin和related_ground_pin定义其所述的电源域，否则编译时会报Warning，并为该Pin定义primary_电源域。
同时对于latch和寄存器的Retention Cell的latch和ff组描述，会与正常的latch和寄存器有所不同，如下，加粗字体为不同的部分：
latch (IQ, IQN) {
data_in: D & (SAVE & RESTORE) ;
enable : CLK ;
…
}
ff(”IQ”, “IQN”) {
next_state : “D& (!SA VE & !RESTORE)” ;
clocked_on : “CP” ;
}
3.2.1.
4. Always-On Logic Cells
有些Cell是不能够被关闭的，如Power Switch Cell、Retention Register Cells、Isolation Cells，他们就被称为Always-On Logic Cells。在这些Cell的Liberty格式描述中就会有一个属性“always-on”是true。同时对于Always-On Logic Cells，pg_pin描述一般都会有两组，primary和backup，工具看到该cell为Always On，就会把2组电源地都接到长开的电源/地上。
cell(always_on_cell) {
always_on : true ; #定义该Cell是always_on_cell
…
pg_pin(<pg_pin_name_P>) { #电源Pin定义
pg_type : primary_power;
…
}
pg_pin(<pg_pin_name_G>) { #地Pin定义
pg_type : primary_ground;
…
}
pg_pin(<pg_pin_name_P>) { #电源Pin定义
pg_type : backup_power;
…
}
pg_pin(<pg_pin_name_G>) { #地Pin定义
pg_type : backup_ground;
…
}
…
}/* End Cell group */
3.2.2 利用不同VT值的库，实现静态功耗和时序的平衡（Multi-VT）
随着工艺尺寸的减小，Oxide层厚度的减少，VT值也一直在减少，这是为了在驱动电压较低的情况下，提高驱动速度。但同时静态功耗也随之增加。
10 / 26
对电路设计来说，并不是每一个部分的电路，路径延时都需要那么小，对于一些非关键路径来说，如果能够使用高VT值的元件，则可以在满足时序的前提下减小静态功耗了。
在同一种工艺下，实现不同的VT值，可以使用井偏置（Well Bias）技术，使Substrate的电压与Source的电压存在一定的电压差，就可以改变VT值了。使用较多的方法是分别对N-MOSFET和P-MOSFET增加1层Mask来提高VT，或减小VT。
百度搜索“77cn”或“免费范文网”即可找到本站免费阅读全部范文。收藏本站方便下次阅读，免费范文网，提供经典小说医药卫生数字集成电路低功耗物理实现技术与UPF(4)在线全文阅读。
相关推荐：