Cadence版图设计(10)

Cadence版图设计

Cadence cdsSPICE 使用说明资料收藏 http://www.77cn.com.cnPCB 收藏天地第三章 Diva 验证工具使用说明版图绘制要根据一定的设计规则来进行 也就是说一定要通过 DRC Design Rule Checker 检查 编辑好的版图通过了设计规则的检查后 有可能还有错误 这些错误不是 由于违反了设计规则 而是可能与实际线路图不一致造成 版图中少连了一根铝线这样的小 毛 病 对 整 个 芯 片 来 说 都 是 致 命 的 所 以 编 辑 好 的 版 图 还 要 通 过 LVS Layout Versus Schematic 验证 同时 编辑好的版图通过寄生参数提取程序来提取出电路的寄生参数 电路仿真程序可以调用这个数据来进行后模拟 下面的框图可以更好的理解这个流程图 3-0-1 IC 后端工作流程验证工具有很多 我们采用的是 Cadence 环境下集成的验证工具集 DIVA 下面先对 DIVA 作一个简单介绍 DIVA 是 Cadence 软件中的验证工具集 用它可以找出并纠正设计中的错误 它除了可 以处理物理版图和准备好的电气数据 从而进行版图和线路图的对查 LVS 外 还可以在 设计的初期就进行版图检查 尽早发现错误并互动地把错误显示出来 有利于及时发现错误 所在 易于纠正 DIVA 工具集包括以下部分 1 设计规则检查 iDRC 2 版图寄生参数提取 iLPE 3 寄生电阻提取 iPRE第 10 页 共 10 页

百度搜索“77cn”或“免费范文网”即可找到本站免费阅读全部范文。收藏本站方便下次阅读，免费范文网，提供经典小说教育文库Cadence版图设计(10)在线全文阅读。