第6章_时序逻辑电路 课后答案(17)

数字电子技术基础 第5版 阎石 课后答案

【题 6.25】试用同步十进制可逆计数器74LS190和二——十进制优先编码器74LS147设计一个工作在减法计数器状态的可控分频器。要求在控制信号A、B、C、D、E、F、G、H分别为1试分频比对应为1/2、1/3、1/4、1/5、1/6、1/7、1/8、1/9。74LS190的逻辑图见图6.3.25。它的功能表如表6.3.5。可以附加 必要的门电路。

【解】可用CP0作为LD信号。因为在CP上升沿使Q3Q2QQ10＝0000以后，在这个CP的低电平期间CP0将给出一个负脉冲。

但由于74LS190的LD＝0信号是异步置数信号，所以0000状态在计数过程中是作为暂态出现的。如果为提高置数的可靠性，并产生足够宽度的进位输出脉冲，可以增设由G1、G2组成的触发器，由端给出与CLK脉冲的低电平等宽的LD＝0信号，并可由端给出进位输出脉冲。

由图A6.25（a）中74LS190减法计数时的状态转换图可知，若LD＝0时置入

Q3Q2QQ10＝0100，则得到四进制减法计数器 ，输出进位信号与CP频率之比为1/4。

又由74LS147的功能表（表4.3.3）可知，为使74LS147的输出反相后为0100，4需接入低电平信号，故4应接输入信号C。依次类推即可得到下表：

于是得到如图A6.25（b）的电路图。

百度搜索“77cn”或“免费范文网”即可找到本站免费阅读全部范文。收藏本站方便下次阅读，免费范文网，提供经典小说教育文库第6章_时序逻辑电路 课后答案(17)在线全文阅读。