实验报告例文

目 录

1 课程设计目的 ............................................................................................................1 2 课程设计正文 ............................................................................................................1

2.1 性能指标 .........................................................................................................1 2.3 单元电路设计 ..................................................................................................2

2.3.1 单键输入电路 .........................................................................................2 2.3.2 单稳态触发器 .........................................................................................3 2.3.3 8位串行数据转换为并行数据 ..................................................................3 2.3.4 计数器 ...................................................................................................4 2.4 系统调试 .........................................................................................................4 2.5 运行描述 .........................................................................................................5 3 课程设计总结 ............................................................................................................6 4 参考文献 ...................................................................................................................6

1 课程设计目的

通过我们对电子系统设计课程的学习和理解，综合运用课本中所学到的理论知识完成一个单键输入8位串/并数据转换器的课程设计。以及锻炼我们查阅资料、方案比较、团结合作的能力。学会简单电路的实验调试和整机指标测试方法，增强我们的动手能力。 为以后学习和工作打下基础。 2 课程设计正文

本次课程设计我们所做的课题是一个单键输入8位串/并数据转换器，这就要求我们需要完成单键输入问题、8位串/并数据转换器、以及何时计够8个进行清零的问题，还有同步问题等。 2.1 性能指标

⑴数据1、0由单按键输入，可以有高、低电位两种方式，我们采用的是低电平触发方式。

通过开关按下的长短，来确定其高低电平。长按即超过一定时间之后，555充电完成其输出为低电平。短按，555在其充电时间内，输出为低电平。

⑵使输入输出信号与CP保持同步。我们将开关触发出的信号连至后边的器件进行系统的同步。

开关触发的信号由于其只是一瞬间的，需要进行展频，展频后的信号在与开关信号进行同步，可能会存在一定的延时。

⑶串行输入和并行输出均为8位。先确定串行输入的8位，用一个计数器进行计数，计够8位后给锁存器一个信号，使其并行输出8位数据。

计数器用3个D触发器进行搭建，只有当串行输入8位后，计数器完成一轮计数，给锁存器一个输出信号，使其8位并行输出。 2.2 方案设计

通过按键按下的时间长短来控制单稳电路的输出电平的高低状态，按键短按时输出为低电平，按键长按时输出为高电平。开关短按时的低电平变换快不容易被采集到，外加一个555定时器拓延低电平的宽度，从而达到开关短按时输出为高电平，长按时为低电平。555定时器输出的串行数据经过74LS164后变为并行的输出的数据，并行的输出数据通过74LS373锁存，74LS373由计数器控制，当计数器计数到8时，74LS373将锁存的数据输出，为了便于观察74LS373输出数据的状态，在每个输出管脚后面分别接一个发光二极管，便于观察输出结果。图2-1为总体原理方框图。

1

噪声源信道编码调制信道 解调信道译码信源编码

信源 信宿 信宿译码图2-1 原理方框图

2.3 单元电路设计 2.3.1 单键输入电路

我们所用的单稳电路是由最基本的RS触发器构成的，其电路图如图2-2所示。该单稳电路的工作原理是利用电容的充放电来实现输出为1或0，电容在充电的过程中可以看作是导通的，充满则为断路，没有电流流过。而设计要实现的是可控8位数据的串并转换，并且只有一个按键，因此可以通过按键按下的时间长短来确定输出。按键通过RS触发器也可以消除按键的抖动，起到去抖的作用。

图2 RS触发器构成的单稳电路

当长按时，触发器输入为0，电容充满电断路，触发器输出为1；当短按时，触发器输入同样为0，电容在这一瞬间充电相当于短路，触发器输出为0。其真值表如表2-1所示。

表2-1 触发器RS真值表

输入R 长按 短按

输出Q 1 0 2

2.3.2 单稳态触发器

由于开关单稳电路的输出脉冲宽度比较窄，需要用555对其进行扩频。开关输出的脉冲可用于整个系统器件的同步，从而解决同步问题。555单稳态触发器是通过2引脚的输入给芯片一个触发，电源接通瞬间，电路有一个稳定的过程，即电源通过电阻R向电容C充电，当Vc上升到2/3Vcc时，触发器复位，Vo为低电平，放电BJTT导通，电容C放电，电路进入稳定状态。所以它可以实现对输入的瞬间信号进行展宽的目的。电路图如图2-3所示。

图2-3 由555构成的单稳电路

2.3.3 8位串行数据转换为并行数据

图2-4是实现8位串行数据转换为并行数据的一种控制方式。74LS164是一种8位移位寄存器芯片。它可以实现单相移位的功能。74LS164有异步清零的输入端。74LS164有两个移位输入A和B，两个输入加到一个内部的与门再输出到移位寄存器的输入。这在构成反馈移位寄存器时可以减少外部逻辑器件的使用。

图2-4 串并转换电路

3

用8位寄存器74LS373来存放并行的输出数据并进行锁存。74LS373必须在使能控制端G=1时才能写入。在8位数据串行移入寄存器后，应该为74LS373提供一个写入数据的控制信号使其输出，连接到G端。74LS373的功能如表2-2所示。

表2-2 74LS373的功能表

E 0 0 G 0 1 X 功 能 直通Qi = Di 保持（Qi保持不变） 输出高阻 1

2.3.4 计数器

图2-5是由3个上升沿触发的D触发器组成的3位二进制异步加计数器。图中各个触发器的Q输出端与该触发器的D输入端相连，把D触发器转换成计数型触发器T。

图5 异步记数电路

当计数器的三个输出为一时，与门输出为1，使得寄存器处于可以写入数据的状态，在74LS373的E端为0时，将并行数据写入寄存器，其他时刻寄存器的输出不变。计数器的输出全为1时，经非门后接到D触发器的清零端，清零后从新计数，从而完成8位计数。集成D触发器功能如表2-3所示。 2.4 系统调试

这次经过我们的全体努力，终于将方案设计、总体电路、参数计算都做出来，并且理论上也可以实现老师要求的功能。然后我们领器件并焊板子，板子焊完之后本以为成功在即，后来才发现调试还是最后的一个大任务。

4

百度搜索“77cn”或“免费范文网”即可找到本站免费阅读全部范文。收藏本站方便下次阅读，免费范文网，提供经典小说教育文库实验报告例文在线全文阅读。