基于FPGA与锁相环技术结合的可控信号源设计开题报告 - 图文

毕业设计(论文)开题报告

题 目： 基于FPGA与锁相环技术结合的可控信号源设计

系： 电气信息学院 专 业： 电子信息工程 学生姓名： 学 号： 200901030116 指导教师：

2013年4月22日

开题报告填写要求

1．开题报告（含“文献综述”）作为毕业设计（论文）答辩委员会对学生答辩资格审查的依据材料之一。此报告应在指导教师指导下，由学生在毕业设计（论文）工作前期内完成，经指导教师签署意见及所在专业审查后生效。

2．开题报告内容必须用黑墨水笔工整书写或按此电子文档标准格式（可从教务处网页上下载）打印，禁止打印在其它纸上后剪贴，完成后应及时交给指导教师签署意见。

3．“文献综述”应按论文的格式成文，并直接书写（或打印）在本开题报告第一栏目内，学生写文献综述的参考文献应不少于10篇（不包括辞典、手册），其中至少应包括1篇外文资料；对于重要的参考文献应附原件复印件，作为附件装订在开题报告的最后。

4．统一用A4纸，并装订单独成册，随《毕业设计（论文）说明书》等资料装入文件袋中。

毕 业 设 计（论 文）开 题 报 告

1．文献综述：结合毕业设计（论文）课题情况，根据所查阅的文献资料，每人撰写2500字以上的文献综述，文后应列出所查阅的文献资料。 文 献 综 述 1 引言 所谓基于FPGA与锁相环技术结合的可控信号源设计是以LC振荡电路为振荡源，经过变容二极管来调节振荡器的频率，使得振荡器输出波形没有明显失真，FPGA+单片机作为整个设计系统的测试控制部分，FPGA负责测频及对锁相环的控制，以单片机的输出连接数码管显示振荡器输出频率，其中锁相环用来提高输出频率的稳定度。而在当今计算机，测量技术，通信技术和石英钟表制作技术领域，经常需要精确度高，频率稳定度高且方便可调的可控信号源，为满足此种需要，本设计利用FPGA与单片机的各自优势，利用锁相环频率合成器来控制压控振荡器，从而可以产生高精确，高稳定度，频率可调的多频率点，也是使得该课题成为可能。利来用锁

2 锁相环技术 锁相环技术始于De Bellescize在1932年提出同步检波理论,首次公开发表了对锁相环的描述，实现同步检波。到1940年,锁相环第一次用于电视接收机扫描同步装置中, 改善了电视图像质量。随后,由杰斐和里希廷利用锁相环路作为导弹信标的跟踪滤波器获得成功,第一次发表了包含有噪声效应的锁相环路线性理论分析的文章,同时解决了锁相环路最佳化设计的问题。随着集成电路技术的发展,逐渐出现了集成的环路部件、通用单片集成锁相环及多种专用集成锁相环,PLL变成一个成本低、使用简便的多功能组件。目前, 锁相原理的应用已经深入到通信、雷达、原子物理学,流体力学等。 锁相环 (PLL:Phase Locked Loop) 技术常用的两种模拟锁相环和数字锁相环。 2.1 模拟锁相环 模拟锁相环，就是由鉴相器（PD）、环路滤波器（LPF）和压控振荡器（VCO）三部分组成。模拟锁相环优点多，但也有其缺点: 无源部分( 电感,电容)未能随工艺成比例减小;工艺发展使电源电压降低,电压设计范围下降, 增大了设计难度; 阀值电压的下降使得电路抗干扰能力下降,器件饱和,如放大器的输出饱和点下降, ADC的精度下降等;直流零点漂移;对电源噪声也很敏感;受温度影响;晶体管尺寸减小使得边缘效

应更明显; 寄生参数影响也增大。根据要求不同一般应用在锁相接收机、载波提取、恢复基带时钟信号、调角信号解调;在通信中调制解调自动频率微调;在雷达中天线自动跟踪与精密辅角偏转测量;在空间技术中测速定轨、测距与遥测数据获取;在电视机中电视机同步、门限扩展解调的同步检波等。 2.2 全数字锁相环（ADPLL） 全数字锁相环由边沿控制ECPD,环路滤波器（一般可用可逆计数器）,压控振荡器所构成。数字锁相环噪声特性较差,当进行频率调整的时候, 输出频率会产生抖动,频差越大,抖动会越大等缺点,但其有更多更实用的优点。 优点如下： (1)其面积小、电路成本低,振荡器输入不再是模拟信号, 而是数字控制单元, 使得LPF由模拟型被数字型代替,集成在chip内十分节约面积。 (2)功耗小、可靠性高、工作稳定、环路带宽和中心频率编程可调, 易于构建高阶锁相环,不需A／D及D／A转换。 (3)ADPLL的相位噪声可做的更好,DCO的分解精度,相位噪声和TDC的分解精度主要决定了PLL的相位噪声特性。 (4)抗PVT性能更好,采用数字校正技术,使PLL的整体性能更牢固。 (5)数字系统的设计灵活,如数字表示的相位经过加法器能够实现检相,经过数字滤波器能够实现滤波,经过乘法器能够实现信号的缩小和放大;如果使用更先进的工艺,可以提高数控振荡器的分辨率, 更进一步提高系统性能。如今的工艺技术,MOS clock速度越来越快,TDC分解精度也得益于此,这也是ADPLL的一个重要的发展趋势。 2.3 锁相环的应用 因为锁相环路结构简单, 性能优越等特点,现在广泛应用于无线电通信、数字电视、广播等众多领域。概括起来,锁相环的应用主要以下几方面。 (1)时钟发生器/频率综合器。锁相环锁定后,输出时钟频率是输入时钟频率的N倍,也就是说,锁相环可以从低频输入时钟产生高频输出时钟。系数N是固定的称为时钟发生器,可以变化的称为频率综合器。与石英晶体振荡器相比,用锁相环提供时钟成本低,对印刷电路板、芯片封装的带宽要求大为降低。 (2)时钟恢复。数字通信系统中,发送端往往只发送数据流而不传输时钟信号。接收端为了能正确地接收数据,必须从数据中恢复出同步时钟。

(3)抑制时滞效应。时钟信号负载大,需通过缓冲器来提高其驱动能力;芯片内部有连线延迟,为了抑制时滞、提高系统的稳定性,可以采用锁相环来校准时钟。 (4)调制和解调器。锁相环本身就是一个调频解调器,经过合理的应用,锁相环路可以作任何调制方式的调制器和解调器。 3 频率合成技术 频率合成技术是利用综合或合成的手段，综合晶体振荡器频率稳定度、准确度高和可变频率振荡器改变频率方便的优点，克服晶振点频工作和可变频率振荡器频率稳定度、准确度不高的缺点，而形成的频率合成技术。频率合成技术在本世纪30年代开始提出，它的发展已经有70年的历史。从早期的机械结构比较复杂，功率比较大，电路比较简单，到机械结构简化、小型化、多功能等各方面都有了显著的进展。在这70年的历史中，大致可以分成三个发展阶段：直接式频率合成技术 (DS:Direct Frequency Synthesizers)，锁相环 (PLL:Phase Locked Loop) 频率合成技术以及直接数字频率合成技术(DDS:Direct Digital Frequency Synthesis)。 3.1 锁相环频率合成技术 信号源输出Fin后接一R计数器输出Fi在经过鉴相器通过一N计数器，鉴相器另一输出端接一低通滤波器后在与压控振荡器连接，压控振荡器输出端与N计数器输出端进行合成Fo。锁相环它最早用于电视机的扫描同步电路，以减少噪声对同步的影响，从而使电视的同步性能得到重大改进。同时，它的低噪声跟踪特性也得到人们的高度重视，发展越来越快，以至于今天被广泛的应用于无线电技术领域的各个方面。锁相环合成技术也叫间接式频率合成，这种合成方法所使用的电路较直接式频率合成简单。它主要是将合成有噪声的振荡器放在锁相环路内，使它的相位锁定在希望的信号上，从而使振荡器本身的噪声被抑制，使它的输出频谱大大提纯。锁相环相当于大量滤波器，有利于集成。由于它是采用闭环控制的，系统的输出频率改变后，重新达到稳定的时间也就比较长，所以锁相环频率合成器要想同时得到较高的频率分辨率和转换率非常困难。锁相环的频率转换时间一般为毫秒级，同时频率间隔也不可能做得很小。

百度搜索“77cn”或“免费范文网”即可找到本站免费阅读全部范文。收藏本站方便下次阅读，免费范文网，提供经典小说教育文库基于FPGA与锁相环技术结合的可控信号源设计开题报告 - 图文在线全文阅读。