复习题（数电）

1．下列四种类型的逻辑门中，可以用（ ）实现与、或、非三种基本运算。 A. 与门 B. 或门 C. 非门 D. 与非门 2. 根据反演规则，F?A(B?C)?CD的反函数为（ ）。

A. F'?(A'?B'C')(C'?D') B. F'?(A'B'?C')(C'?D') C. F'?(A'B'?C')(C'D') D. F'?(A?B'C')(C'?D') 3.逻辑函数F=A?(A?B) =（ ）。

A. B B. A C.

A?B D. A?B

4. 最小项ABCD的逻辑相邻最小项是（ ）。

A. ABCD B. ABCD C. ABCD D. ABCD 5. 对CMOS与非门电路，其多余输入端正确的处理方法是（ ）。

A. 通过大电阻接地（>1.5KΩ） B. 悬空

C. 通过小电阻接地（<1KΩ） D. 通过电阻接+VCC 6. 下列说法不正确的是（ ）。

A．当高电平表示逻辑0、低电平表示逻辑1时称为正逻辑。 B．三态门输出端有可能出现三种状态（高阻态、高电平、低电平）。 C．OC门输出端直接连接可以实现正逻辑的线与运算。

D．集电极开路的门称为OC门。

7．已知74LS138译码器的输入三个使能端（E1=1， E2A = E2B=0）时，地址码A2A1A0=011，则输出 Y7 ～Y0是( ) 。

A. 11111101 B. 10111111 C. 11110111 D. 11111111

8. 若用JK触发器来实现特性方程为Qn?1。 ?AQ?ABQ，则JK端的方程为（ ）

A.J=AB，K=A B.J=AB，K=A C. J =A，K =AB D.J=AB，K=AB 9．要将方波脉冲的周期扩展10倍，可采用（ ）。 A、10级施密特触发器 B、10位二进制计数器 C、十进制计数器 D、10位D/A转换器

10. 一个16选1的数据选择器，其地址输入端有（ ）个。

A.1 B.2 C.4 D.16

11. 8线—3线优先编码器的输入为I0—I7 ，当优先级别最高的I7有效时，其输出Y2?Y1?Y0的值是（ ）。

A．111 B. 010 C. 000 D. 101

12．已知某触发的特性表如下（A、B为触发器的输入）其输出信号的逻辑表达式为( )。

A 0 0 1 1 B 0 1 0 1 Qn+1 Qn 0 1 Qn 说明 保持 置0 置1 翻转 A． Qn+1 ＝A B. Qn?1?AQn?AQn C. Qn?1?AQn?BQn D. Qn+1 ＝ B

13．将D触发器改造成T触发器，如图所示电路中的虚线框内应是（ ）。

A. 或非门 B. 与非门 C. 异或门 D. 同或门

14. 用触发器设计一个12进制的计数器，至少需要( )个触发器。 A．3 B．4

C．6

D．5

15. 若输入CP脉冲的频率为10kHz，通过某计数器后输出信号的频率为1kHz；则该计数器的模为（ ）。

A.4 B.8 C.10 D.12 16. 右图所示电路为由555定时器构成的（ ）。 A、施密特触发器 B、多谐振荡器 C、单稳态触发器 D、T触发器

17. 下列A/D转换器，转换速度最快的是 ( )。

A. 逐次比较型 B. 并行比较型 C. 双积分型 D. 以上一样

18．在何种输入情况下，“或非”运算的结果是逻辑1（ ）。 A．全部输入是0 B.全部输入是1

C.任一输入为0，其他输入为1 D.任一输入为1，其他输入为0。 19. 对TTL与非门电路，其多余输入端正确的处理方法是（ ）。 A. 通过大电阻接地（>1.5KΩ） B. 悬空

C. 通过小电阻接地（<1KΩ） D. 通过电阻接+VCC 20. 下列说法不正确的是（ ）。

A．当高电平表示逻辑0、低电平表示逻辑1时称为正逻辑

B．三态门输出端有可能出现三种状态（高阻态、高电平、低电平） C．OC门输出端直接连接可以实现正逻辑的线与运算 D．集电极开路的门称为OC门

21. 4位环形计数器，可得到最大计数长度是（ ）。

A. 0 B. 4 C . 8 D. 16

22. 假设某3位异步二进制加法计数器的初始状态为010，则4个CP后计数状态为（A. 001 B. 110 C. 000 D. 111

23. 八输入端的编码器按二进制数编码时，输出端的个数是（ ）。

A．2个 B．3个 C．4个 D．8个 24．四个输入的译码器，其输出端最多为（ ）。

A．4个 B．8个 C．10个 D．16个 25. 为实现将JK触发器转换为D触发器，应使（ ）。

A.J=D,K= B. K=D,J= C.J=K=D D.J=K=D'

26. 某计数器的状态转换图如下，其计数的容量为( )

A． 八 B. 五 C. 四 D. 三 111 000 001 010 110 100 011 101 27. 有555定时器组成的多谐振荡器，欲使振荡频率增加，则可( )。 A.减少C B.增加R1和R2 C.增加UCC D.增大C 28.下列哪个不需要触发信号就能输出矩形波的是（ ）。 A．斯密特触发器 B.单稳态触发器 C.多谐振荡器 D. 计数器

。 ） 29. 有一个左移移位寄存器，当预先置入1011后，其串行输入固定接0，在4个移位脉冲CP作用下，四位数据的移位过程是（ ）。

A. 1011--0110--1100--1000--0000 B. 1011--0101--0010--0001--0000 C. 1011--1100--1101--1110--1111 D. 1011--1010--1001--1000--0111 30. 某EPROM有8位数据线，13位地址线，其存储容量为（ ）。

813813

A. 8×13 B. 2×13 C. 2×8 D. 2×2

31 .已知8位A/D转换器的参考电压UR=-5V，输入模拟电压UI=3.91V， 则输出数字量为（ ）。

A.11001000 B.11001001 C.11001010 D.11001011

32. 74HC48输出高电平有效，它可以用来驱动（ ）显示器。 A. 共阳极 B. 共阴极

C. 共阳极或共阴极 D. 共阳极与共阴极 １．（101101）2=( )10=( )16 ( 27 )10=( )2=( )16 （57）10=（ ）8421BCD 2. (8C)16=(140)a ，a= 3、A+AB= ； A(A+B)= ； ； 4．将2004个“1”异或起来得到的结果是 。

1．1FFEH＝（ ）10； （1011.01）2=（ ）10 +B=_________________； 同或 A·2. 异或A○○B=_________________ 3. 如下图所示，Y1= ，该电路实现 功能。

6．利用对偶规则，写出下列函数的对偶式：

L=(A?B)(A?C)，则其对偶式L?= 7. 将逻辑函数L转换成最小项表达式:

L(A,B,C)= (A?B)(A?B)C?AB= 4. 不仅考虑两个____________相加，而且还考虑来自__________相加的运算电路，称为全加器。

5. 组合逻辑电路的输出只与 有关；与组合逻辑电路相比，时序逻辑电路的输出不仅仅取决于此刻的输入有关，还与电路的 有关。

6. 触发器按逻辑功能可分为RS触发器、 触发器、 触发器和D触发器。 8. 函数Y?ABC?AC?BC最小项和的形式为 9．逻辑函数Y?AB?B?AB的最简与或式为

10. 某逻辑门V0H(min)=2.4V，V0Ｌ(min)=０.4V，VＩH(min)=2.０V，VＩＬ(min)=０.８V，则高电平的噪声容限ＶＮＨ＝ Ｖ，低电平的噪声容限ＶＮＬ＝ Ｖ。

7. JK触发器的特征方程：Qn?1=( )，D触发器的特征方程：Qn?1= ( )。

8. 555定时器的应用非常广泛，应用555定时器可以方便地组成______________、____________________等电路。

9. A/D转换器的主要性能指标有转换精度、 ，已知被转换信号的上限频率为10KHz，则A/D转换器的采样频率应高于 。

10. 存储容量为4K×8位的RAM存储器，其地址线为 条、数据线为 条。 12．两二进制数相加时，不考虑低位的进位信号是 加器。

13．如图1-1所示为TTL的三态门电路，EN=0时，Y= ；EN=1时，Y= 。

A&YA B =1 =1 10K图1－1 EN C L 1－2 图1．（57）10=（ ）8421BCD=( )2 。 2. A+AB=________；A(A+B)=________ 。

3. TTL器件输入脚悬空相当于输入 电平。用CMOS门电路驱动TTL门电路必须考虑 问题。

4. 组合逻辑电路的基本单元是 ，时序逻辑电路的基本单元是 。 5. 逻辑函数L= AC?BC是否可能产生竞争冒险？ ；如果可能，该表达式应改成 就会消除竞争冒险。（如果判断不会产生竞争冒险，则第二空不填。）

14. 设周期性数字波形的高电平持续10ms，低电平持续5ms，占空比q＝ 。该数字波形若为方波，则占空比q＝ 。

15. 电路图如图1－2，L= ，该电路可以实现 功能。 15．74LS138是3线—8线译码器，译码为输出低电平有效，若输入为A2A1A0=110时，输出 Y7Y6Y5Y4Y3Y2Y1Y0应为（ ）。

百度搜索“77cn”或“免费范文网”即可找到本站免费阅读全部范文。收藏本站方便下次阅读，免费范文网，提供经典小说教育文库复习题（数电）在线全文阅读。