ic半导体测试基础（中文版） - 图文(4)

可能多地将内部逻辑门进行开-关的切换。 IDDQ测试能直接发现器件电路核心是否存在其他方法无法检测出的较小的损伤。 IDD Dynamic Current 动态指器件处于活动状态，IDD动态电流就是指器件活动状态时Drain到GND消耗的电流。动态电流的测试目的是确保器件工作状态下的电流消耗在规格书定义的范围内，对于依靠电池供电的便携式产品的器件来说，此项测试也是很重要的。下表是一个动态电流参数的例子： Parameter Description IDD Dynamic PowerSupply Current Test Conditions VDD=5.25V f=fMAX=66MHz Min Max 18 Units mA 测试方法 动态IDD也是测量流入VDD管脚的总电流，通常由PMU或DPS在器件于最高工作频率下运行一段连续的测试向量时实施，测量结果与规格书中定义的参数对比，判断测试通过与否。与静态IDD测试相似，VIL、VIH、VDD、向量序列和输出负载等条件会影响测试结果，这些参数必须严格按照规格书的定义去设置。 一些测试系统拥有使用DPS测量电流的能力，但是硬件所提供的精度限制了其对低电流测试的可靠度。如果DPS测量电流的精确度不足以胜任我们对精度的要求，我们就需要使用PMU来获取更高精度，代价是测试时间的增加。 设计人员应该准备准确的向量序列以完成对器件的预处理，将器件带入最高功耗的工作模式，如果向量的效果不理想，则需要进一步完善，精准的预处理序列也是进行动态IDD测试的关键，测试硬件外围电路的旁路电容也会影响测试结果。如图4-12。 图4-12.动态电流测试 阻抗计算

动态电流测试实际上测量的是器件全速运行时VDD和GND之间的阻抗，当VDD电压定义在5.25V、IDD上限定义在18mA，根据欧姆定律我们能得到可接受的最小阻抗，如图4-13，最小的阻抗应该是292欧姆。

图4-13.等效电路 故障寻找

动态电流测试的故障寻找和Gross IDD也是大同小异，datalog中的测试结果也无非三种：

1. 电流在正常范围，测试通过； 2. 电流高于上限，测试不通过； 3. 电流低于下限，测试不通过。 Datalog of: Dynamic IDD Current using the

DPSPin Force/rng Meas/rng Min Max ResultDPS1 5.25v/10v 12.4ma/25ma -1ma +18ma PASS 同样，当测试不通过的情况发生，我们要就要找找非器件的原因了：将器件从socket上拿走，运行测试程序空跑一次，和GrossIDD及静态IDD一样，测试结果应该为0电流；如果不是，则表明有器件之外的地方消耗了电流，我们就得一步步找出测试硬件上的问题所在并解决它，比如移走Loadboard再运行程序，这样就可以判断测试机是否有问题。我们也可以用精确点的电阻代替器件去验证测试机的结果的精确度。

测试动态IDD时，PMU上的时间延迟应该被考虑到，这需要我们做一些试验性的工作以确定这些因素。在一些特殊情况中，甚至需要使用Relay在测量电流前将旁路电容断开以确保测量结果的精确。在单颗DUT上重复测试时，动态电流测试的结果也应该保持一致性，且将DUT拿开再放回重测的结果也应该是一致和稳定的。

第四章.DC参数测试（9）- IIL / IIH TEA1708 用于X电容的自动放电IC 具有自动放电功能 集成有500伏钳位电路 电源浪涌期间保护 IC 支持用大容量X电容器 更简便的应用设计 入电流（IIL/IIH）测试 IIL是驱动低电平（L）时的输入（I）电流（I），IIH则是驱动高电平（H）时的输入（I）电流（I）。下表是256 x 4静态RAM的IIL/IIH参数说明： Parameter IIL，IIH Description Input Load Current Test Conditions VDD=5.25VVss≤Vin≤VDD Min -10 Max 10 Units uA 测试目的 IIL测试测量的是输入管脚到到VDD的阻抗，IIH测量的则是输入管脚到VSS的阻抗。此项测试确保输入阻抗满足参数设计要求，并保证输入端不会吸收高于器件规格书定义的IIL/IIH电流。另外，这也是验证和发现COMS工艺制程中是否存在问题的好方法。IIL/IIH测试方法有不少，下面一一表述。 串行（静态）测试法 进行IIL测试时，首先电源端施加VDDmax，所有的输入管脚通过Pin Driver施加VIH预处理为逻辑1状态；接着通过切换将DC测量装置（如PMU）连接到待测的管脚，驱动低电平输入，测量其电流并与期间规格书中定义的IIL边界进行比较；完成后再切换到下一个待测引脚。这个过程不断重复知道所有的输入管脚均完成测试。

图4-14.串行/静态测试（IIL）

与之类似，进行IIH测试时，首先电源端施加VDDmax，所有的输入管脚通过Pin Driver施加VIL预处理为逻辑0状态；接着通过切换将PMU连接到待测的管脚，驱动高电平输入，测量其电流并与期间规格书中定义的IIH边界进行比较；完成后再切换到下一个待测引脚。这个过程不断重复知道所有的输入管脚均完成测试。与IIL不同之处在于，IIH测试要求电压钳制，测试时要确认VDD、Vin及IIL/IIH limit等的设置正确。

图4-15.串行/静态测试（IIH）

在对某个管脚进行测试时，IIL测试和IIH 测试是交替而独立进行的，先驱动低电平测量电流，再驱动高电平测量电流，然后管脚在下一个管脚测试前恢复为最初的状态。

串行静态测试的优点在于，可以单独地每一个管脚上的电流；另外，因为被测的管脚与其它输入管脚接受的电平不一样，故管脚与管脚之间的漏电流路径都会显现。缺点也是有的，那就是测试时间的增加。

注意，对于一些类型的DUT，将所有输入设置为低或者高也许会引起一些问题，如将器件带入未知状态，这需要事先对待测器件的功能真值表进行确认。还要注意的是，其他双向IO管脚在进行IIL/IIH测试时可能会意外打开，如果这些引脚由测试机驱动，高的IDD电流可能引起DUT内部供电电压低于输入测试电压，以便输入保护装置吸收多出的电流；如果DUT是CMOS工艺，就算这些双向IO管脚处于悬空状态，依然有高电流产生的可能。解决方法是，在这些管脚上加上输出负载，把它们固定成逻辑1或逻辑0电平，这样即使它们打开了，电流也被负载电路给限制了。 阻抗计算 当管脚上施加的是VDD电平，IIL/IIH测试实际上测量的是此管脚到VSS的阻抗；相反，当管脚上施加的是VSS电平，IIL/IIH测试实际上测量的则是此管脚到VDD的阻抗。通过施加电压测量电流，我们可以根据欧姆定律计算出其输入阻抗。器件的规格书定义了输入管脚施加VDDmax电压下允许流入管脚的最大电流，从中我们可以得出器件必需具备的最小输入阻抗。如图4-16情况下，输入阻抗必须大于525Kohm测试才会通过。

图4-16.IIL/IIH阻抗计算

百度搜索“77cn”或“免费范文网”即可找到本站免费阅读全部范文。收藏本站方便下次阅读，免费范文网，提供经典小说教育文库ic半导体测试基础（中文版） - 图文(4)在线全文阅读。