ic半导体测试基础（中文版） - 图文(10)

持时间的测试；输出传输延迟也适当增加使输出有更多时间去改变状态并稳定。 如果器件在图5-10的测试条件下失效（fail）而在图5-11的测试条件下重新测试并通过（pass），则之前的失效不是由硅缺陷引起。这时每个具体的参数则需要单独测试以找出失效的真正原因。总功能测试条件常被用于测试向量的调试阶段，它可以在排除其他因素干扰的情况下轻易判断测试向量是否正确。

图5-11.总功能测试的测试条件 测试程序实例

下面我们就来看一段钟控反向器在脱机（non-Tester）模式下的功能测试程序代码： Begin Program;

/* define pin functions */ Connect DPS1 pin 4;

Connect GND pin 5; /* ground is hard wired */ Data_in input pin 1; Clock input pin 2;

Data_out output pin 3; /* set voltage levels */ Set DPS1 5V;Set VIL 0.8V; Set VIH 2.0V;Set VOL 0.4V; Set VOH 2.4V; /* set timings */

Set Test Period 100nsec; Set Clock start_edge 25nsec; Set Clock stop_edge 75nsec; Set Clock format RZ;

Set Data_in start_edge 10nsec; Set Data_in stop_edge 30nsec; Set Data_in format SBC;

Set Data_out start_strobe 83nsec; Set Data_out stop_strobe 93nsec;

/* load the test vector file into vector memory */ At Vector Location 0;

Load Pattern (test_vectors); Start Pattern 0; Stop Pattern 6;

Execute Test_pattern; /* this runs the test */ /* Turn off voltage levels */ Set VIL 0.0V; Set VIH 0.0V; Set VOL 0.0V; Set VOH 0.0V; Set DPS1 0.0V;

End Program;

第五章.功能测试（9.1）——标准功能测试(1)：O/S Test

标准功能测试

尽管每款独特的电路设计要求的功能测试条件都不一样，但很多时候我们还是能找到他们的相同之处，比如一些可以通过功能测试去验证的参数，我们就可以总结出一些标准的方法。

开短路测试——功能测试法

使用功能测试法进行开短路测试比之前介绍的DC测试法更快，成本也更低。

图5-12.O/S的功能测试法（VDD Diode）

首先需要准备好测试时序，例如测试周期定义为1uS，输出采样使用窗口（Window），设定在900nS处，窗口宽度为10nS，具体时序参见图5-13。

图5-13.O/S Functional Timing 所有的信号管脚需要预置为“0”，这可以通过定义所有管脚为输入并由测试机施加VIL来实现；所有的电源管脚，VDD和VSS，都连接到地（Ground）；动态电流负载单元将在3V的参考电压（VREF）下为前端偏置的VDD保护二极管提供400uA的电流；输出比较电平也需要定义以确定中央的Pass区域（称为“中间带”或“Z态”），VOL设置为+0.2V，VOH设置为+1.5V。如图5-12。

还需要准备的是测试向量，它将按照以下顺序运行：

1. 定义所有信号管脚为输入并施加VIL，pattern中的一行“0”将命令测试机完成这一步骤；

2. 定义待测信号管脚为输出管脚，关闭其上的测试机驱动电路，打开比较单元，判断pass/fial；pattern中的“Z”将指引测试机完成这一步骤。

3. 为上一周期测试的管脚切换回测试机驱动电路，在下一管脚上重复步骤2； 4. 重复步骤2、3知道全部管脚均已测试。

Sample Test Vector File

for Opens/Shorts

00000 /* cycle 1 ground all pins */

Z0000 /* cycle 2 test for diode on first pin */ 0Z000 /* cycle 3 test for diode on second pin */ 00Z00 /* cycle 4 test for diode on third pin */ 000Z0 /* cycle 5 test for diode on fourth pin */ 0000Z /* cycle 6 test for diode on fifth pin */

ZZZZZ /* cycle 7 turn drivers off & test all pins*/

在上面示例的向量运行时，第一个信号管脚在第2个周期测试，当测试机管脚驱动电路

关闭，动态电流负载单元开始通过VREF将管脚电压向+3V拉升，如果VDD的保护二极管工作，当电压升至约+0.65V时它将导通，从而将VREF的电压钳制住，同时从可编程电流负载的IOL端吸收越+400uA的电流。

这时候进行输出比较的结果将是pass，因为+0.65V在VOH（+1.5V）和VOL（+0.2V）之间，即属于“Z态”。如果短路，输出比较将检测到0V；如果开路，输出端将检测到+3V，它们都会使整个开短路功能测试结果为fail。注：走Z测试的目的更主要的是检查是否存在pin-to-pin的短路。

图5-14.O/S的功能测试法（VSS Diode）

当所有前端偏置的VDD保护二极管都测试完毕并且结果为pass，就需要测试后端偏置的VSS保护二极管了。前面的结果已经保证了不存在管脚短路，则此次只需要保证VSS二极管没有开路即可，这可以通过图5-14设置的测试条件和向量中第7周期的全“Z”，并行地在同一测试周期内实现。

利用功能测试进行开短路测试的优点是速度，相对于DC串行/静态法，运行测试向量要快得多；不利之处在于datalog所能显示的结果信息有限，当fail产生，我们无法直接判断失效的具体所在和产生原因。

Functional Datalog for Shorts Test

+ fails Tri-state Level, does not indicate above or below Test 1: SHORTS

S:Pattern Start-Loc Stop-Loc Size Mode 3 103 101 norm Result *FAIL*

-----------------------------------------------------------------

百度搜索“77cn”或“免费范文网”即可找到本站免费阅读全部范文。收藏本站方便下次阅读，免费范文网，提供经典小说教育文库ic半导体测试基础（中文版） - 图文(10)在线全文阅读。