3 F28335中断系统的学习与应用
2.1.3 GPIO输入限制(Input Qualification)
前面曾叙述过，GPIO0——63的输入限制特征(Input Qualification)如同一个对输入噪声信号的低通滤波器，它由一对附加的寄存器控制，如下两图所示。
2 F28335数字输入/输出单元的学习与应用
下图两图是GPIO单元所有的寄存器的一个总结。
49
3 F28335中断系统的学习与应用
2.1.4 F28335的时钟模块
在使用数字I/O之前，需要配置F28335的时钟模块。与所有现代的处理器一样，F28335是由外部一个低速的时钟发生器或者晶振驱动的，内部的一个PLL电路产生内部速度。此次实验中用到的F28335控制卡外部速度是20MHz，为得到内部100MHz的频率，必须先成因子10，再除2，这是通过对PLL控制寄存器(PLLCR)的编程来实现的。示意图如下。
高速的时钟预分频(HISPCP)和低速的时钟预分频(LOSPCP)用作附加的时钟分频器，两个时钟预分频器的输出作为外设单元的时钟源，两个时钟预分频器可以独立地进行设置。如下图所示。
2 F28335数字输入/输出单元的学习与应用
以下几点需要注意：
(1) “CLKIN”与核心输出信号“SYSCLKOUT”具有相同的频率，它用于外部存贮器接口，用作ePWM单元和CAN单元的时钟； (2) Watchdog单元直接由外部晶振作时钟驱动； (3) 外部晶振的最大频率是35MHz。
要使用一个外设单元，必须通过置位PCLKCRx寄存器的单独位域。位域“GPIOIN_ENCLK”使能输入限制滤波器的时钟信号。如果未使用输入限制，那么就没有必要使能该位。如下图所示。
49
3 F28335中断系统的学习与应用
2.1.5 看门狗定时器(Watchdog Timer)
看门狗定时器是一个自由运行的计数器，如下面两图所示，如果不用特定的指令序列对其进行周期性清零，则计数溢出时会触发一个复位信号。看门狗定时器是用来确认程序偏离设定的执行序列这样的事件，例如，程序跑飞。
DSP上电后Watchdog总是处于激活状态的，不予处理情况下，它将周期性地触发
百度搜索“77cn”或“免费范文网”即可找到本站免费阅读全部范文。收藏本站方便下次阅读，免费范文网，提供经典小说综合文库DSP实验报告-基于CCSV4的F28335的学习和应用 - 图文(6)在线全文阅读。
相关推荐：