2 F28335数字输入/输出单元的学习与应用
2 F28335数字输入/输出单元的学习与应用
F28335的所有外设单元都被存储映像到数据存储器空间中，也就是说，我们通过访问专用的数据存储地址来控制各个外设单元，示意如下图。
所有的外设寄存器都被一起分组到“外设框架”——PF0，PF1，PF2和PF3。这些框架只被映像到数据存储器中。外设框架PF0包括控制Flash存储器内部速度的寄存器组、外部存储设备的时序设置、直接存储器访问单元寄存器、内核CPU定时器寄存器和代码安全模块的控制模块。Flash是内部的非易失性存储器，通常用来存储代码和
49
3 F28335中断系统的学习与应用
boot时需要的数据。外设框架PF1包括绝大多数的外设单元控制寄存器，例如ePEM，eCAP，数字输入/输出控制和CAN寄存器组。外设框架PF2包括内核系统控制寄存器、A/D转换器和其他除McBSP之外的通信信道，McBSP被分配在PF3中。下面是F28335的内存图。
如下是外设到数据存储器的详细映像。
内存中有一部分区域是受到“代码安全模块”密码保护的，这一特征是为防止逆向工程而设定的。一旦密码区域被编程，任何针对安全区域的访问只有在向PF0中特定区域输入了正确密码的前提下才能进行。
2.1 数字I/O单元
2.1.1 寄存器介绍
所有的数字I/O都被以“端口(Ports)”为单元进行了分组，叫做GPIO-A，B，C。GPIO意思是“通用输入输出(general purpose input/output)”。F28335特别命名了88个I/O引脚：GPIO0——GPIO87，但实际数量更多。由于该设备内部有众多的附加内部单元，并非所有的特征单元能够在同一时刻连接到特定的设备引脚，解决这个问题的方法是引脚复用，意思是，一个单独的物理引脚能够实现多至4中不同的功能，由编程者决定选择哪一种功能。下图示意一个物理引脚的框图。
2 F28335数字输入/输出单元的学习与应用
术语“Input Qualification(输入限制)”指针对GPIO0——63的一个附加选项，当这个特征被使用时，一个输入脉冲的长度必须大于一定的时钟周期才会被认定为一个有效的输入信号，这可以过滤掉输入噪音。
寄存器组“GPxPUD”用来禁用内部上拉电阻，从而使得电压或处于悬浮态，或处于高阻态。
当一个数字I/O功能被选择，寄存器组 GPxDIR用来定义输入输出方向，清0相应的一位将其设定为输入，置1则设定为输出。
GPxDAT寄存器组执行输入线的数据读取和输出线的数据写入功能。此外还有3组寄存器：
(1) GPxSET；(2)GPxCLEAR；(3) GPxTOGGLE。
这些寄存器的目的是使用一种掩码技术(mask technique)来置位(SET)、清零(CLEAR)或翻转(TOGGLE)相应的输出线，对应在所使用的掩码(mask)中进行一个置1。例如，可用如下的指令清零GPIO5线：GpioDataRegs.GPACLEAR .bit.GPIO5=1;
上图是I/O控制寄存器组的一个总结。
49
3 F28335中断系统的学习与应用
2.1.2 引脚分配
下面5个图是所有88个I/O线的复用分配。
2 F28335数字输入/输出单元的学习与应用
49
百度搜索“77cn”或“免费范文网”即可找到本站免费阅读全部范文。收藏本站方便下次阅读，免费范文网，提供经典小说综合文库DSP实验报告-基于CCSV4的F28335的学习和应用 - 图文(5)在线全文阅读。
相关推荐：