数字电子技术第四章答案(4)

FY0Y1Y2E1Y3A0A1E2XWYZ

（2）由题，我们可以得出如下的逻辑电路图：

FY0Y1Y2E1Y3A0A1E2

4－19 由3－8译码器构成的脉冲分配器电路图如图P4－19所示。 （1） 若CP脉冲信号加在E2端，试画出Y0~Y7的波形； （2） 若CP脉冲信号加在E1端，试画出Y0~Y7的波形。

XWYZ

解：（1）CP=1时，Yi?1；CP=0时Y0~Y7按A2A1A0的变化分别译码。波形如下图所示：

CPA0A1A2Y0Y1Y2Y3Y4Y5Y6Y7

（2）CP=1时Y0~Y7按A2A1A0的变化分别译码；CP=0时，Yi?1。波形图如下图所示：

CPA0A1A2Y0Y1Y2Y3Y4Y5Y6Y7

4－20 试用三片3－8译码器组成5－24译码器。

解：5－24译码器如下图所示，图中：A4A3A2A1A0为地址输入，Y0Y1?Y23为译码输出。 当A4A3＝00时，左边第一片译码器工作，

A4A3＝01时，中间一片译码器工作； A4A3＝10时，右边一片译码器工作； A4A3＝11时，三片译码器全部禁止。

Y0Y7Y8Y15Y16Y23Y0Y1Y2Y3Y4Y5Y6Y73?8译码器E1E2AE2BA2A1A01Y0Y1Y2Y3Y4Y5Y6Y73?8译码器E1E2AE2BA2A1A0Y0Y1Y2Y3Y4Y5Y6Y73?8译码器E1E2AE2BA2A1A0A0A1A2A3A4 4－21 用一片BCD码十进制译码器和附加门实现8421BCD码至余3码的转换电路。 解：E3??m(5,6,7,8,9)

E2??m(1,2,3,4,9) E1??m(0,3,4,7,8) E0??m(0,2,4,6,8)

电路图如下图所示：

E0E1E2E3Y0Y1Y2Y3Y4Y5Y6Y7Y8Y94?10译码器A3A2A1A0D8D4D2D1(8421BCD码输入)

4－22 试用一片4－16译码器组成一个5421BCD码十进制数译码器。 解：根据四位二进制码和5421BCD码的对应关系，可得如下图所示的电路：

Y0Y1Y2Y3Y4Y5Y6Y7Y8Y9Y0?Y4?Y8?Y12?Y15(4－16译码器)A3A2A1A0D5D4D2D1(8421BCD码输入)SASB

4－23 试用8选1数据选择器74LS151实现下列逻辑函数（允许反变量输入，但不能附加门电路）：

（1）F?A?B?AC?BC (2) F(A,B,C)??m(0,2,3,6,7)

?m(0,4,5,8,12,13,14) ?m(0,2,5,7,8,10,13,15)

（3）F(A,B,C,D)?(4) F(A,B,C,D)?(5) F(A,B,C,D)?解： (1) F??m(0,3,5,8,11,14)??d(1,6,12,13)

m?m(2,4)?(ABC)(0,0,1,0,1,0,0,0)T

(2) F?(ABC)m(1,0,1,1,0,0,1,1)T (3)

F?(ACD)m(1,B,0,0,1,B,B,0)T?(BCD)m(1,0,0,0,1,1,A,0)T?(ABC)m(D,0,1,0,D,0,1,D)T

(4) F?(0BD)m(1,0,0,1,0,0,0,0)T?(BD0)m(1,0,0,0,0,0,1,0)T (5)

F?(ACD)m(B,1,0,B,1,0,B,B)T?(BCD)m(1,0,0,1,0,1,1,0)T?(ABC)m(1,D,D,0,D,D,0,D)T

4－24 试用16选1数据选择器和一个异或门实现一个八用逻辑电路。其功能要求如表P4－1所示。

S2S1S0 000 F 0 001 010 011 100 101 110 111 A+B AB A?B 1 A?B AB A?B 解：根据真值表得出：F?f(S2S1S0AB)，即F为五变量函数。若令Y?f(S1S0AB)，则有F?S2?Y，即S2＝0时F?Y，S2＝1时F?Y，因此可先用16选1MUX来实现Y，再加一个异或门实现F。所以F?S2?Y。

F?(AS2S1S0)m(0,0,0,0,0,1,1,1,1,1,1,0,0,1,1,1,0)T

电路图如下：

F?1S2S1S0ABYA2A1S16选1MUXABD0D1D2D3D4D5D6D7D8D9D10D11D12D13D14D151

4－25 由74LS153双4选1数据选择器组成的电路如图P4-25所示。 （1） 分析该电路，写出F的最小项表达式F(A,B,C,D) （2） 改用8选1 实现函数F，试画出逻辑电路。

百度搜索“77cn”或“免费范文网”即可找到本站免费阅读全部范文。收藏本站方便下次阅读，免费范文网，提供经典小说综合文库数字电子技术第四章答案(4)在线全文阅读。