2.13 在图题2.13中，能实现给定逻辑功能Y?A的电路是哪个？
? 图题2.13
[解] 能实现给定逻辑功能Y?A的电路是d。
2.14 设计一个发光二极管（LED）驱动电路，设LED的参数为VF=2.2V，ID=10mA；若VCC=5V，当LED发亮时，电路的输出为低电平，选用集成门电路的型号，并画出电路图。
[解] 根据题意，可得电路如图解2.14。 决定限流电阻R之值（取UOL?0.4V）
V?UF?UOL5?2.2?0.4 R?CC??103?240?
ID10选用门电路的型号：由于电路输出为低电平时LED 发光，要求所选门电路的
2.15 分析图题3.15中各电路逻辑功能。
[解] (a) 当C＝0时，G1禁止，输出高阻抗Z，对其后的异或门相当于接逻辑1，所以，F2?D?1?D。而G2使能，输出为A，所以，F1?A?B?AB?AB?A?B；
当C =1时，G1使能，G2禁止，所以，F2?A?D?A?D；F1?1?B?B。 （b）三态门的输出端并接在一起，因此，应控制其使能端，使三态门全部禁止或分时使能。使能信号控制下的功能输出与功能输入间的逻辑关系如表解2.15；
表解2.15 C3 0 0 0 1 C2 0 0 1 0 C1 0 1 0 0 F3 Z AB BC VCC
10K
10k?
(+5V) V
C
R
7404
A
1
IOLmax?ID?10mA，可选74系列TTL门7404非门。
图解2.14
C
11
（c）当X = 0时，经非门使输出端三态门的控制信号EN?1，而上三态门EN?X?0无效，输出为高阻，下三态门EN= 0使能，因此，F4?AB。
当X = 1时，输出端控制三态门的控制信号EN?X?0无效，所以F4 = Z。
2.16在图题2.16（a）、（b）所示电路中，都是用74系列门电路驱动发光二极管，若要求vI为高电平时发光二极管D导通并发光，且发光二极管的导通电流为10mA，试说明应选用哪一个电路？
[解] 应该使用（a）电路，由于TTL逻辑门输出低电平时最大灌电流为16mA，而TTL逻辑门输出高电平时的最大拉电流为400?A。
2.17 参考错误！未找到引用源。确定：
（1）单个74HCTCMOS门可以驱动几个74LSTTL负载？
（2）单个74LSTTL门可以驱动几个74HCTCMOS负载？ [解] （1）74HCT CMOS的电流参数为：IIH(max)=1?A，IIL(max)=-1?A，IOH(max)=-4mA，IOL(max) =4mA；74LSTTL的电流参数为：IIH(max)=20?A，IIL(max)=-400?A，IOH(max)=-0.4mA，IOL(max) =8mA。假设均接单输入门，则
uI
(a)
(b)
图题2.16 VCC
uI
NL?IOL(max)IIL(max)?4?10 0.4NH?IOH(max)IIH(max)?4?200 0.02因此，单个74HCTCMOS门可以驱动10个74LSTTL负载。 （2）NL?IOL(max)IIL(max)?8?8000 0.001NH?12
IOH(max)IIH(max)?0.4?400 0.001
因此，单个74LSTTL门可以驱动400个74HCTCMOS负载
2.18参考错误！未找到引用源。，试确定下面哪一种接口（驱动门到负载门）需要接上拉电阻，为什么？上拉取值电阻应该注意什么？哪一种接口驱动会有问题？如何解决？
（1）74TTL驱动74ALSTTL （2）74HC CMOS驱动74TTL （3）74TTL驱动74HC CMOS （4）74LSTTL驱动74HCT CMOS （5）74TTL驱动4000B CMOS （6）4000B CMOS驱动74LSTTL
[解] 如果CMOS门电路的电源电压VDD等于5伏，根据错误！未找到引用源。中TTL和CMOS的极限参数可知，要用74TTL系列电路驱动74HC系列CMOS门电路，TTL带CMOS负载能力是非常强大的，而且TTL低电平输出也在CMOS输入认可的低电平范围之内。但74TTL的输出高电平的最小值是2.4V，而74HC CMOS认可的输入高电平最小值是3.5V，因此，必须设法将TTL电路输出的高电平提升到3.5V以上。最简单的解决办法是在TTL电路的输出端与CMOS门的电源之间接入上拉电阻R，以保证输出高电平被提至VDD，R的选择与OC的外接电阻选择方法一样。一般接10k?电阻就可以将2.4V拉升到接近5V，而且对TTL输出低电平时的灌电流（5V/10k?=0.5mA）也不会太大。
因此，（3）、（4）和（5）应该需要接上拉电阻。
由错误！未找到引用源。可见，如果用74HC系列CMOS电路驱动74TTL电路，CMOS的输出高低电平极限值完全在TTL输入电平范围之内。但由于74HC输出低电平的IOL(max)=4mA，74TTL的输入低电平的IIL(max)＝-1.6mA，所以74HC最多可以带动2个TTL标准系列门，CMOS的带负载能力较差。
由错误！未找到引用源。可见，4000B低电平输出时还不足以驱动一个TTL逻辑门，其实许多的4000B系列都存在低电压输出驱动电流不足的问题。有两个特殊的门可以缓解这一问题，缓冲器4050和反相缓冲器4049是专门设计成能够提供高的输出电流的CMOS器件，其IOL(max)=4mA，IOH(max)=-0.9mA，用其中之一接在4000B和TTL门之间，则足以驱动2个74TTL负载。也可以将同一封装内的2个CMOS门电路并联使用，提高驱动负载能力。
2.19 设计一个与或非门的VHDL程序 [解] 参考程序如下 LIBRARY IEEE;
13
USE IEEE.std_logic_1164.ALL;
ENTITY and_or_not IS PORT( a, b, c, d：IN STD_LOGIC; z：OUT STD_LOGIC ); END and_or_not；
ARCHITECTURE behave OF and_or_not IS
z <=not ((a AND b)OR(c AND d)) END behave;
2.20调用与门、或门和非门元件，设计异或门的VHDL程序。 [解] 参考程序如下 LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL; ENTITY xor IS
PORT( x, y：IN STD_LOGIC; z：OUT STD_LOGIC ); END xor；
ARCHITECTURE xor_arc OF xor IS SIGNAL i1, i2, i3, i4：BIT；
COMPONENT and PORT（a，b：IN BIT；c：OUT BIT）; END COMPONENT;
COMPONENT or PORT（a, b ：IN BIT；c：OUT BIT）; END COMPONENT;
COMPONENT inv PORT（a：IN BIT；c：OUT BIT）; END COMPONENT; BEGIN
U0：inv PORT MAP (x，i1); U1：inv PORT MAP (y，i2); U2：and PORT MAP (i1，y，i3); U3：and PORT MAP (x，i2，i4); U4：or PORT MAP (i3，i4，z);
14
END xor_arc;
F3 F 2 F 1 F 0 第3章 习题解答
＝1 ＝1 ＝1 ＝1 3.1 图题3.1所示电路，当M=0时实现何种功能？当M=1时又实现何种功能？请说明其工作原理。
[解] (1)由电路可写出如下逻辑关系
MA3 A2 A1 A0 图题3.1
Fi?M?Ai?MAi?MAi
(2) 分析电路功能
当M =0时，Fi =Ai ，输出为反码；当M = 1时，Fi = Ai ，输出为原码。电路实现4位原码/反码变换功能。
3.2 图题3.2所示电路为多功能函数发生器，共有16种逻辑功能。A、B为输入变量，E3E2E1E0为功能控制端。
(1) 试写出Y的表达式（不需化简）； (2) 试说明E3E2E1E0取值为0000到1111时的电路功能。
(3) 若OC门输出高电平大于3V，且每个门漏电流IOH=100μA；输出低电平小于0.3V，且最大灌电流IOL=8mA，设输出驱动两个TTL门，且各TTL门的输入端数为1，（TTL门的高电平输入电流IIH=20μA，输入
短路电流IIS=0.4mA），试问R的取值范围？（选择合适的标称值电阻）。
[解]1. 分析电路
(1) 写出电路的逻辑表达式：
表解3.2 E3E2E1E0 &Y 1 A+B A 1 1&Y&VR&E3 EE1 02 00 E0 0 图题3.2 0001 0010 0011 0100 0101 0110 0111 1000 1001 1010 1011 1100 A?B B A?B A A⊙B AB Y?ABE3?ABE2?ABE1?ABE0
(2) 分析逻辑功能
将输入变量的所有组合代入上式，可得电路的逻辑功能关系，见表解3.2。电路构成多功能函数发生器。
AB A?B A AB B AB 15 1101 1110 AB 0
百度搜索“77cn”或“免费范文网”即可找到本站免费阅读全部范文。收藏本站方便下次阅读，免费范文网，提供经典小说教育文库数字习题解答(1-3)张克农(3)在线全文阅读。
相关推荐：