z-turn开发笔记

Z-turn开发笔记

1、Zynq启动配置 1.1 时钟要求

器件启动时拥有了稳定的电压后，还必须保证PS_PORT_B引脚拉高前，PS_CLK已经有稳定的时钟输入，通常PS_CLK采用33.3Mhz和50MHz的时钟。

ZYBO：50MHz Z-turn: 33.3MH 1.2 复位要求

PS_POR_B:这个复位保持PS在复位状态，直到所有PS的供电达到了所有的要求。在PS上电之前，必须为低。PS_POR_B由供电器件“Power-Good”信号提供。

PS_SRST_B:这个复位用于强制系统复位。它能被连接或者拉高，当在PS供电斜坡阶段，该信号为高。 1.3 模式引脚配置

五个模式引脚，mode[4:0]用于表示启动源，用于JTAG模式和PLL旁路选择。两个电压模式引脚vmode[1:0],用于表示复用I/O组的电压模式。使用20K欧的上拉或者下拉电阻连接mode[4:0]和vmode[1:0]信号。

当ROM运行时，vmode信号用来设置各个MIO_PIN寄存器，为所有的MIO引脚设置合适的LVCMOS18或者LVCMOS33 I/O标准。当完成BootROM后，在需要的时候，FSBL可以将I/O的标准从LVCMOS修改为HSTL或者LVTTL。Vmode[0]引脚用于设置第0组。。。。。

当PS_POR_B复位信号从低到高变化时，对mode和vmode信号采样三个PS_CLK时钟。当在上电复位采样时，将采样的模式值保存到SLCR内的BOOT_MODE寄存器中。vmode的值保存在GPIOB_DRVR_BIAS_CTRL。

模式引脚是MIO[6:2]，vmode引脚是MIO[8:7]，引脚使用如下： MIO[2]表示JTAG模式； MIO[5:3]选择启动模式； MIO[6]是能PLL； MIO[8:7]配置I/O组电压。

级联JTAG vmode[1] vmode[2] BOOT BOOT BOOT BOOT MODE[4] MODE[2] MODE[1] MODE[0] MIO[8] MIO[7] MIO[6] MIO[5] MIO[4] MIO[3] BOOT MODE[3] MIO[2] 0

独立JTAG 启动设备 JTAG NOR NAND 保留 Quad_SPI 保留 SD 保留 PLL模式 使用PLL 旁路PLL 2.5V,3.3V 1.8V 2.5V,3.3V 1.8V 0 1 0 1 MIO 第1组电压 Bank1 0 1 MIO 第0组电压 Bank0 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 1 0

1.4 电源分配 电源管脚 VCCPINT 电压 1.0V 描述 1.0V logic supply for PS. Independent from PL VCCINT supply. VCCPAUX VCCO_MIO0 1.8V Zybo：3.3V z-turn：3.3V new20W：3.3V 1.8V auxiliary power supply for PS. Independent from PL VCCAUX supply. 1.8V–3.3V PS I/O supply for MIO bank 500. VCCO_MIO1 Zybo：1.8V z-turn：1.8V new20W：1.8V 1.8V–3.3V PS I/O supply for MIO bank 501. VCCO_DDR Zybo：1.5V z-turn：1.5V new20W：1.5V 1.2V–1.8V DDR I/O supply. 注: DDR: DDR2 1.8V, DDR3 1.5V and LPDDR2 1.2V VCCPLL(2) 1.8V 1.8V PLL supply for PS. A 0.47 μF to 4.7 μF 0402 capacitor must be placed near the VCCPLL BGA via. In addition, when powered by VCCPAUX, the VCCPLL must be filtered through a 120??at 100 MHz (size 0603) ferrite bead and a 10 μF VCCAUX 1.8V 1.8V power-supply pins for auxiliary circuits. VCCAUX_IO_G#(3) VCCINT VCCO_#(4) 1.8V/2.0V power-supply pins for auxiliary I/O circuits. 1.0V z-turn：3.3V zybo：3.3V 1.0V power-supply pins for the internal core logic. Power-supply pins for the output drivers (per bank). VCCBRAM VCCBATT_0 VREF 1.0V Zybo：1.8V 1.0V power-supply pins for the PL block RAM. Decryptor key memory backup supply; this pin should be tied to the appropriate VCC or GND when not used.(5) These are input threshold voltage pins. They become user I/Os when an external threshold voltage is not needed (per bank). RSVDVCC[3:1] RSVDGND Reserved pins—must be tied to VCCO_0. Reserved pins—must be tied to GND.

Boot Interface Options

The PS supports boot from Quad-SPI, NAND, and NOR devices. Boot devices do not impact system level dynamic power as the boot process only occurs once at device power up. Lower voltage 1.8V devices are of lower static power than higher 3.3V devices.

启动选择：1.8V启动优于3.3V启动。

2、 移植 2.1 时钟要求

z-turn板采用zybo开发板的u-boot时候需要修改系统时钟，z-turn开发使用33.333333MHz的时钟，zybo使用50.000000Mhz的时钟，需要修改文件如下：zynq_zybo.h

/* Define ZYBO PS Clock Frequency to 50MHz */

/* #define CONFIG_ZYNQ_PS_CLK_FREQ 50000000UL */ #define CONFIG_ZYNQ_PS_CLK_FREQ 2.1 AR8035网口芯片移植

代码中已经包含了AR8035的驱动代码，但是在z-turn开发板无法找到有效的网络，导致网络不通，需要修改AR8035驱动的掩码，修改如下：

static struct phy_driver AR8035_driver = {

33333333UL

.name = \.uid = 0x4dd072,

//.mask = 0xffffffef, //原来的mask掩码 .mask = 0x4fffff,

//修改后驱动正常

.features = PHY_GBIT_FEATURES, };

3、程序的烧写

1.1 Z-turn开发板ramdisk映像文件烧写方法

Ramdisk映像文件制作完成后拷贝到sd中覆盖原有的文件，然后通过u-boot命令“run qspiupdate”更新QSPI Flash即可实现ramdisk文件的更新。 1.2 Tftpboot加载方法

4、地址分配

2.1 Z-turn Board的内存地址分配

这是Z-turn Board配置文件关于内存的内容：

ps7_ram_0_S_AXI_BASEADDR : ORIGIN = 0x00000000, LENGTH = 0x00030000 ps7_ram_1_S_AXI_BASEADDR : ORIGIN = 0xFFFF0000, LENGTH = 0x0000FE00 ps7_ddr_0_S_AXI_BASEADDR : ORIGIN = 0x00100000, LENGTH = 0x40000000

可以看出内存的地址分配情况。 内部有两块RAM，

RAM0起始地址：0x00000000，大小：0x00030000 RAM1其实地址：0xFFFF0000，大小：0x0000FE00

外部DDR3：

DDR3起始地址：0x00100000，大小：0x40000000

2.2 文件存储地址

z-turn开发板： 文件 Qspi flashDDR3内存文件放 .config = ar8035_config, .startup = genphy_startup, .shutdown = genphy_shutdown,

存储地址 boot.bin kernel（uImage） devicetree ramdisk

zybo开发板 文件 boot.bin kernel（uImage） devicetree ramdisk

2.3 驱动位置

米尔科技开发板提供的外设驱动位置如下

USB OTG USB OTG 驱动 置地址 0x2080000 0x2000000 0x4000000 0x000000 0x500000 0x980000 0x990000 Qspi flash存DDR3内存文件放 储地址 0x000000 0x300000 0x600000 0x620000 置地址 0x2080000 0x2000000 0x4000000 drivers\%usb\\host\\zynq-dr-of.c drivers\%usb\\phy\\phy-zynq-usb.c Ethernet 千兆以太网驱drivers\\net\\ethernet\\cadence\\macb.c 动 MMC/SD/TF 卡drivers\\mmc\\host\\sdhci-of-arasan.c 驱动 CAN 驱动 drivers\\net\\can\\xilinx_can.c MMC/SD/TF CAN LCD Controller HDMI Button UART LED GPIO Buzzer G-Sensor Tempreture XYLON LCD 屏drivers\\video\\xylon\\xylonfb\\of\\xylonfb-of.c 驱动 drivers\\video\\xylon\\xylonfb\\core\\ HDMI 驱动 drivers\\video\\sii902x\\myir_sii902x.cc Button 驱动 drivers\\input\\keyboard\\gpio_keys.c 串口驱动 LED驱动 GPIO 驱动 蜂鸣器驱动 drivers\\tty\\serial\\xilinx_uartps.c drivers\\leds\\leds-gpio.c drivers\\gpio\\gpio-zynq.c drivers\\input\\misc\\gpio-beeper.c 三轴传感器驱drivers\\input\\misc\\adxl34x-i2c.c 动 温度传感器驱 drivers\\misc\\myir_stlm75x.c

百度搜索“77cn”或“免费范文网”即可找到本站免费阅读全部范文。收藏本站方便下次阅读，免费范文网，提供经典小说综合文库z-turn开发笔记在线全文阅读。