77范文网 - 专业文章范例文档资料分享平台

Altera-QuartusII 中的PLL锁相环配置简述

来源:网络收集 时间:2019-01-03 下载这篇文档 手机版
说明:文章内容仅供预览,部分内容可能不全,需要完整文档或者需要复制内容,请下载word后使用。下载word有问题请添加微信号:或QQ: 处理(尽可能给您提供完整文档),感谢您的支持与谅解。点击这里给我发消息

Altera-QuartusII(64-bit)(11.0)中的PLL锁相环配置简述

1. Tools ->MegaWizard Plug-In Manager,如下图所示:

2. 在MegWizard Plug-In Manager对话框中选择,Create a new custom megafunction variation,

然后选择next,如下图所示:

3. 接着,按如下图所示进行选择相关选项:

4. 此时会出现一个新的对话框,然后在新的对话框中进行如下设置:

5. 接下来在Input/Lock选项页做如下设置:

6. 接下来就是几个Next,相当于在第一个选项卡Parameter Settings的剩余设置全部跳过,

进入到PLL Reconfiguration也是点击Next跳过,进入到Output Clocks选项卡中进行如下设置:

7. 根据需要的时钟输出个数,分别确定需要的clk的参数,设置好过后点击Next,到EDA

选项卡,点击Next到最后一个Summary选项卡,进行如下设置:

8. 在新建的工程中调用它的方法与模块例化一样,亦即例化PLL模块。说明:在工程文件

中添加以上生成的文件中的一个即可,那个文件是:pll_Pro.v,例化好了过后进行编译,通过编译过后在Project Navigator可以看到如图所示效果,说明PLL模块的配置与调用成功。

百度搜索“77cn”或“免费范文网”即可找到本站免费阅读全部范文。收藏本站方便下次阅读,免费范文网,提供经典小说综合文库Altera-QuartusII 中的PLL锁相环配置简述在线全文阅读。

Altera-QuartusII 中的PLL锁相环配置简述.doc 将本文的Word文档下载到电脑,方便复制、编辑、收藏和打印 下载失败或者文档不完整,请联系客服人员解决!
本文链接:https://www.77cn.com.cn/wenku/zonghe/403285.html(转载请注明文章来源)
Copyright © 2008-2022 免费范文网 版权所有
声明 :本网站尊重并保护知识产权,根据《信息网络传播权保护条例》,如果我们转载的作品侵犯了您的权利,请在一个月内通知我们,我们会及时删除。
客服QQ: 邮箱:tiandhx2@hotmail.com
苏ICP备16052595号-18
× 注册会员免费下载(下载后可以自由复制和排版)
注册会员下载
全站内容免费自由复制
注册会员下载
全站内容免费自由复制
注:下载文档有可能“只有目录或者内容不全”等情况,请下载之前注意辨别,如果您已付费且无法下载或内容有问题,请联系我们协助你处理。
微信: QQ: