FPGA笔试题目

FPGA笔试题目

一．填空题

1. 目前世界上有十几家生产CPLD/FPGA的公司，最大的两家是：( )和 ( )。

答案：Xilinx、Altera 目的：知识面 考点：fpga熟悉

2. FPGA的基本结构由3种可编程单元和一个用于存放编程数据的静态存储器组成。这3

种可编程的单元分别是（）、（）和（）。 答案：IOB——输入输出模块目的：知识面

CLB——可编程逻辑模块 IR—互联资源或可编程内部连线 目的：fpga基本结构的了解 考点：fpga基本知识

3. Verilog语言信号赋值包括非阻塞赋值和阻塞赋值，一般非阻塞赋值用在( )描述中，阻塞

赋值用在( )描述中； 答案：时序电路、组合逻辑 目的：verilog语言的了解 考点：硬件语言知识

二．选择题

1 . 电子系统设计优化，主要考虑提高资源利用率减少功耗（即面积优化），以及提高运行速度(即速度优化)，下列方法 ( A )不属于面积优化。 A 流水线设计 B 资源共享 C 逻辑优化 D 串行化 2. 下列方法中不能消除竞争冒险现象的是：(D)

A. 接入滤波电容B.修改逻辑设计C.引入选通脉冲D.使用组合逻辑

3 . 大规模可编程器件主要有CPLD和FPGA两类，下面对FPGA结构与工作原理描述中，正确的是( C )

A FPGA全称为复杂可编程逻辑器件

B FPGA是基于乘积项结构的可编程逻辑器件。

C. 基于SRAM的FPGA器件，每次上电后必须进行一次配置。 D 在Altera公司生产的器件中，MAX7000系列属于FPGA结构

三．简答

1. 列出你熟悉的前仿真验证工具，并以一种为例简单描述仿真步骤？

答案：

modelsim、vcs 、NC等； 步骤：

1) 创建工程(new procject) 2) 导入设计文件（add file） 3) 编译文件（compile） 4) 添加仿真库（library） 5) 加载设计(load design) 6) 运行仿真器（run） )

目的：仿真工具的熟悉 考点：工具知识掌握

2. 列出仿真过程中常用的verilog系统任务并描述出该任务在仿真过程中的作用？

答案：

1).显示任务：

$display $write

主要作用是在仿真过程中将仿真数据打印输出到屏幕； 2).监控任务

$monitor

主要用于监控仿真过程中指定的参数，并将参数值输出打印至屏幕；

3)探测任务

$strobe

主要用于在指定的时间之后显示仿真数据； 4) 文件输入和输出任务

$fopen $fdisplay $fclose

用于打开硬盘上的某个文件。主要用于将仿真信息写入到某个文件，形成仿真日志，待仿真完成后分析； $fread $readmemb和$readmemh 用于从文件中读出数据；可以将仿真读取的数据加载到存储器中，待需要使用的时候取出数据；

5）模拟控制任务

$stop ：该任务可以使仿真器被挂起。 $finish: 该任务使仿真器退出； 6）模拟时间任务 $time :用于返回64位整型模拟时间； $stime :返回32位时间 $realtime:返回实型模拟时间；

7）$random:用于产生32位有符号整数；

目的：对仿真的熟悉程度

考点：仿真的基本技能及verilog语法

打分标准： 打出5中得满分，多答出1种并描述作用多得1分；

4. 简述同步电路与异步电路的区别？

答案：

同步电路：存储电路中所有触发器的时钟输入都接同一个时钟脉冲源，因而所有触发器

的状态的变化都与所加的时钟脉冲信号同步。

异步电路：电路没有统一的时钟，有些触发器的时钟输入端与时钟脉冲源相连，这有些

触发器的状态变化与时钟脉冲同步，而其他的触发器的状态变化不与时钟脉冲同步；

目的：fpga设计 考点：fpga基本知识

四．编程

1. 用verilog写一段代码，实现消除一个glitch(毛刺)? 答案：（将传输过来的信号经过两级触发器就可以消除毛刺）

2. 根据描述功能用verilog编写一段代码并用状态机来实现该功能；

1. 实现一个测试过程，该过程包括启准备状态、启动测试、停止测试、查询测试结果、

显示测试结果、测试结束返回初始化6个状态；

2. 用时间来控制该过程，90秒内完成该过程； 3. 画出状态机 4. 描述状态跳转时间 5. 编码实现

百度搜索“77cn”或“免费范文网”即可找到本站免费阅读全部范文。收藏本站方便下次阅读，免费范文网，提供经典小说教育文库FPGA笔试题目在线全文阅读。