CMOS二级密勒补偿运算放大器的设计

课程设计报告

设计课题: CMOS二级密勒补偿运算放大器的设计

姓 名: XXX 专 业: 集成电路设计与集成系统

学 号: 1115103004 日 期

2015年1月17日

指导教师: XXX

国立华侨大学信息科学与工程学院

0

一：CMOS二级密勒补偿运算放大器的设计

1:电路结构

最基本的CMOS二级密勒补偿运算跨导放大器的结构如下图，主要包括四部分：第一级PMOS输入对管差分放大电路，第二级共源放大电路，偏置电路和相位补偿电路。

2：电路描述：

输入级放大电路由M1~M5组成。M1和M2组成PMOS差分输入对管，差分输入

与单端输入相比可以有效抑制共模信号干扰；M3和M4为电流镜有源负载；M5为第一级放大电路提供恒定偏置电流。

输出级放大电路由M6和M7组成，M6为共源放大器，M7为其提供恒定偏置电流同时作为第二级输出负载。

偏置电路由M8~M13和Rb组成，这是一个共源共栅电流源，M8和M9宽长比相同。M12和M13相比，源级加入了电阻Rb，组成微电流源，产生电流Ib。对称的M11和M12构成共源共栅结构，减少了沟道长度调制效应造成的电流误差。在提供偏置电流的同时，还为M14栅极提供偏置电压。

相位补偿电路由M14和Cc组成，M14工作在线性区，可等效为一个电阻，与电容Cc一起跨接在第二级输入输出之间，构成RC密勒补偿。

1

3:两级运放主体电路设计

由于第一级差分输入对管M1与M2相同，有

R1表示第一级输出电阻，其值为

则第一级的电压增益

对第二级，有

第二级的电压增益

故总的直流开环电压增益为

2

所以

4：偏置电路设计

偏置电路由 M8~M13 构成，其中包括两个故意失配的晶体管M12 和M13，电阻RB 串联在M12 的源极，它决定着偏置电流和gm12，所以一般为片外电阻以保证其精确稳定。为了最大程度的降低M12 的沟道长度调制效应，采用了

Cascode 连接的M10以及用与其匹配的二极管连接的M11 来提供M10 的偏置电压。最后，由匹配的PMOS器件M8 和M9 构成的镜像电流源将电流IB 复制到M11 和M13，同时也为M5 和M7提供偏置。

下面进行具体计算。镜像电流源M8 和M9 使得M13 的电流与M12 的电流相等，都为IB，从而有

而由电路可知

联立上式可以得到：

3

整理得：

可以看到，IB仅以电阻RB和M12,M13的尺寸有关，不受电源电压的影响。

二：计算参数

对于MOS 管宽长比的设计，可以先选择合适的过驱动电压，然后分配合理的电流，最后再计算宽长比。通常先选择过驱动电压为0.1V~0.2V，如果是已知跨导，就可以计算其电流和宽长比，如果是预先分配电流，也可以计算其跨导和宽长比。

设计步骤：

1：选择Cc 的大小。与Cc 相关的是单位增益带宽、输入积分噪声、z1 位置和

压摆率。Cc 增大大有几个好处，增强极点分裂功能，降低输入积分噪声，降低第二级功耗，提高相位裕度，但缺点是降低了GBW 和压摆率。而且Cc 的选择和负载取值有关，所以我们尽量增大Cc，前提是满足压摆率指标，然后增加gm1 以提高GBW。在IDS1不变的前提下，gm1 的提高可以通过降低VDSAT1 得到。本设计中负载是3pF，考虑寄生电容存在，选取Cc 初值为1.8pF，在后面的步骤中可以通过迭代调整Cc 的值。

2：相位补偿，选取gm6＝3.2gm1。

3：选择过驱动电压，VDSAT1 降低有助于提高共模输入范围,增大输出摆幅，降

低输入失调电压，提高电压增益，提高共模抑制比，提高负电源抑制比。另外，在同等电流前提下，过驱动越小，跨导越大。所以VDSAT1 尽量取小比如0.1V。

4：分配电流。第一级电流增大有助于提高gm1，提高SRint，这里取IDS6＝4IDS1。

取偏置电流IDS8＝10μA，k1＝12，k2＝24，即IDS5＝120μA，IDS7＝240μA，总电流为380μA。

5：计算M1,2 宽长比。已知IDS1＝60μ

A，VDSAT1＝0.1V，得到(W/L)1＝347.8。

当α＝2 时，W1L1≥64.4μm2，由此得到L1>0.43μm。由于要加上2LD 即0.4μm 的扩散长度，预先取L1＝0.8μm，得到W1 为140μm。因此得到(W/L)1,2

4

百度搜索“77cn”或“免费范文网”即可找到本站免费阅读全部范文。收藏本站方便下次阅读，免费范文网，提供经典小说综合文库CMOS二级密勒补偿运算放大器的设计在线全文阅读。