[强烈推荐]基于单片机的万年历设计毕业论文设计 - 图文(4)

RAM中的时钟、日历和闹钟信息都可以访问，UIP位是只读的，而且不受RST信号影响，将寄存器B的SET位置1时，禁止任何更新传输并且清除UIP位。 控制寄存器B ：

（1）第0位：夏时令使能位，DSE位是可读写位，置1时产生两次夏时令调整，四月的第一个星期天，时间从1：59：59 AM调整到3：00：00 AM。十月的最后一个星期天，时间从1：59：59 AM调整为1：00：00 AM。如果DSE使能，内部逻辑会在午夜时判断第一或最后一个星期天的条件，如果判断时DSE位没有置位，夏时令功能不会起作用，当DSE清0时，这些调整不会有效。该位不受DS12C887内部功能或RST的影响。

（2）第1位：2412小时选择位，1代表24小时模式，0代表12小时模式。该位是可读写位，不受DS12C887内部功能或RST影响。

（3）第2位：数据模式（DM），该位表示时钟和日立信息格式位二进制还是BCD码。DM位通过程序设置为适当格式，如果需要可以读出。该位不受任何DS12C887内部功能或RST的影响。DM=1时代表二进制格式，DM=0时BCD码格式。

（4）第3位：方波使能（SQWE），该位置1时，SQW引脚输出一个方波信号，频率由寄存器A中的速率选择位RS3-RS0设定，SQWE位清0时，SQW引脚保持低电平。SQWE位是可读写位，能由RST信号清除。禁止时SQWE为低，当VCC低于Vpf时，变为高阻状态，RST信号将SQWE位清0。

（5）第4位：更新结束中断使能（UIE），UIE位是可读写位，允许寄存器C中的更新结束中断标志（UF）驱动产生IRQ信号。RST引脚变低或

SET位变高将清除UIE位，UIE位不受任何DS12C887内部功能的影响，但会由RST信号清0.

（6）第5位：闹钟使能（AIE），AIE位是可读写位，置为1时，允许寄存器C中的闹钟中断标志（AF）位驱动产生IRQ信号，在三个时钟字节与三个闹钟字节相等的每一时刻，都会产生一个闹钟中断，如果AIE位清0，AF位并不触法IRQ信号。AIE不受任何DS12C887内部功能的影响，但会由RST信号清0。

（7）第6位：周期性中断使能（PIE），PIE位为可读写位，允许寄存器C中的周期性中断标志（PF）位将IRQ引脚驱动为低电平PIE位置1时，以寄存器A中RE3-RS0位指定的速率将IRQ引脚驱动为低电平，并产生周期性中断。PIE位清0时，阻止周期性中断驱动IRQ输出，但PF位仍以该速率周期性置位。PIE不受任何DS12C887内部功能的影响，但会由RST信号清0。

（8）第7位：SET，SET位清0时，更新传输功能正常运行，计数每秒加1，SET位写1时，禁止任何更新传输，程序可对时钟和日历字节进行初始化，而不会再初始化过程中发生数据更新。SET位为可读写位，不受RST信号或DS12C887的内部功能影响。 控制寄存器C ：

（1）第0位到第3位：未使用，这些位读取值为0，但不能被写入。 （2）第4位：更新结束中断标志位（UF），每次更新结束后，UF位都将置1。如果UF位置1，则UF位的1状态会使IRQF位置1，并且使IRQ引脚有效。该位可通过读取寄存器C或RST信号清除。

（3）第5位：闹钟中断标志位（AF），AF位为1时，表明此时当前时间

和闹钟时间相匹配。如果ALE位也为1，则UF位的1状态会使IRQF位置1，并且使IRQ引脚有效。该位可通过读取寄存器C或RST信号清除。 （4）第6位：周期性中断标志（PF），该位为只读位，当分频器电路中所选的分支检测到一个边沿信号时该位置1。RS3-RS0设置周期频率。PF置1与PIE位的状态无关。PF与PIE位均为1时，IRQ信号有效并且IRQF置1。该位可通过读取寄存器C或RST信号清除。

（5）第7位：中断请求标志位（IRQF），当下列任何一个条件成立时，此位置1：

PF=PIE=1； AF=AIE=1； UF=UIE=1；

每次IRQF位为1时，IRQ引脚会变低。该位可通过读取寄存器C或RST信号清除。 控制寄存器D ：

（1）第0位到6位：这些位未使用。这些位读取时为0，但不能被写入。 （2）第7位：RAM和时钟有效（VRT）,该位不能写入，而且读取时应该总为1，如果出现0，则说明内部锂电池电能耗尽，RTC和RAM的数据均不可靠。该位不受RST信号影响。 3.1.5.基本原理

（1）实物图如下图3.1.5（a），原理图如下图3.1.5（b）

实物图3.1.5（a）

原理图3.1.5（b）

（2）各引脚的功能和作用：

（a）1脚（MOT）：Motorola或Intel总线时序选择端。利用此引脚选择两种总线类型中的一种，连接到Vcc时选择Motorola总线时序，连接GND或悬空时选择Intel总线时序。该引脚内部有一个下拉电阻。 （b）2和3脚（NC）：空脚，不用连接。

（c）4脚到11脚（AD）：双向地址数据复用总线。地址于总线周期的开始发送到总线上，并由AS信号的下降沿锁存到DS12C887内部。所写的数据由DS信号的下降沿（Motorola时序），或RW信号的上升沿（Intel时序）锁存。读周期中，DS12C887于DS信号后期（Motorola

时序中的DS和RW均为高，Intel时序中DS位低，RW为高）将数据发送到总线上。读周期结束后，总线恢复高阻状态，同时DS在Motorola时序中变低，在Intel时序中变高。 （d）12脚（GND）：地，参考电压为0V；

（e）13脚（CS）：片选信号输入。片选信号低电平有效，在访问DS12C887的总线周期内必须保持低电平。在Motorola时序中DS和AS信号工作期间，Intel时序中DS和RW信号工作期间，CS必须保持有效。在CS信号无效的情况下，总线操作将锁存地址，但不能访问芯片。当Vcc低于Vpf时，DS12C887内部通过禁止CS输入来拒绝访问。此举旨在断电时保护RTC数据和RAM数据。

（f）14脚（AS）：地址选通输入。由低变高的地址选通脉冲用来分离总线的信号。在AS的下降沿，将地址锁存到DS12C887内部，无论CS信号是否有效，AS的下一个上升沿都将清除地址。地址选通信号必须先于每个读或写访问。如果在CS信号无效的情况下执行了读或写操作，则必须在CS信号有效时且在读写访问前，重新发送一次地址选通信号。

（g）15脚（RW）：读写输入。RW引脚有两种操作模式。在MOT引脚接Vcc的MOtorola的时序中，RW电平用来指示当前周期是读还是写。DS位高时，RW为高电平时表示读周期，RW为低电平则表示写周期。在MOT引脚接GND的的Intel时序中，RW为低电平有效。在此模式下，RW引脚与普通的RAM的写使能信号（WE）工作方式类似。在此信号的上升沿锁存数据。

（）24脚（VCC）：主电源的DC电源引脚。VCC在正常范围内时，可访问器件的所有功能，并且进行数据的读写。如果VCC低于Vpf，则禁

百度搜索“77cn”或“免费范文网”即可找到本站免费阅读全部范文。收藏本站方便下次阅读，免费范文网，提供经典小说综合文库[强烈推荐]基于单片机的万年历设计毕业论文设计 - 图文(4)在线全文阅读。