微处理器系统与嵌入式系统1—7章最全答案合集解读(2)

（2）非流水式处理器CPI=4，则其执行速度=2500MHz/4=625MIPS。

5级流水处理器CPI=1，则其执行速度=2000 MHz /1=2000 MIPS。

3.10随机逻辑体系结构的处理器的特点是什么？详细说明各部件的作用。

随机逻辑的特点是指令集设计与硬件的逻辑设计紧密相关，通过针对特定指令集进行硬件的优化设计来得到逻辑门最小化的处理器，以此减小电路规模并降低制造费用。

主要部件包括：产生程序地址的程序计数器，存储指令的指令寄存器，解释指令的控制逻辑，存放数据的通用寄存器堆，以及执行指令的ALU等几个主要部分构成。

3.11分别详细说明采用可变时钟周期与多时钟周期改进随机逻辑体系结构的原理。

CPU内部时序信号的定时方式可以分成同步控制、异步控制、联合控制三种方式。 其中同步控制指在任何情况下，所有指令在执行时所需的机器周期数和时钟周期数都固定不变。同步控制的一种实现方式就是可变时钟周期，指CPU根据当前指令的操作特性调整时钟周期，将大多数指令操作安排在一个较短的机器周期内完成，对某些复杂操作，则采取延长机器周期的办法来解决。

而异步控制的一种实现方式就是多时钟周期，指时钟周期不变，但CPU每条指令的执行周期可由多少不等的机器周期数组成。

3.12 什么是微代码体系结构？微指令的作用是什么？

在微码结构中，控制单元的输入和输出之间被视为一个内存系统。控制信号存放在一个微程序内存中，指令执行过程中的每一个时钟周期，处理器从微程序内存中读取一个控制字作为指令执行的控制信号并输出。

微指令只实现必要的基本操作，可以直接被硬件执行。通过编写由微指令构成的微代码，可以实现复杂的指令功能。微指令使处理器硬件设计与指令集设计相分离，有助于指令集的修改与升级，并有助于实现复杂的指令。

3.13微码体系结构与随机逻辑体系结构有什么区别？ （1） 指令集的改变导致不同的硬件设计开销。

在设计随机逻辑结构时，指令集和硬件必须同步设计和优化，因此设计随机逻辑的结构比设计微码结构复杂得多，而且硬件和指令集二者中任意一个变化，就会导致另外一个变化。

在微码结构中，指令设计通过为微码ROM编写微码程序来实现的，指令集的设计并不直接影响现有的硬件设计。因此，一旦修改了指令集，并不需要重新设计新的硬件。 （2） 从性能上比较

随机逻辑在指令集和硬件设计上都进行了优化，因此在二者采用相同指令集时随机逻辑结构要更快一些。但微码结构可以实现更复杂指令集，因此可以用较少的指令完成复杂的功能，尤其在存储器速度受限时，微码结构性能更优。

3.14说明流水线体系结构中的4个阶段的操作。能否把流水线结构分为5阶段？如果可能，试给出你的方案。

流水线若分为四个阶段应包括：取指，译码，执行，数据回写

流水线若分为五个阶段应包括：取指，译码，执行，存储器操作，数据回写

3.15 什么是超标量体系结构？

超标量是通过内置多条流水线或多个流水部件以实现多条指令的同时执行，其实质是以空间换取时间。

而超流水线是通过细化流水、提高主频，使得在一个机器周期内完成一步甚至多步操作，其实质是以时间换取空间。

3.16 指令的乱序执行可以带来什么好处？

通过将指令执行顺序重新排序，让满足执行条件的指令尽早地执行，从而提高处理器性能。

指令的乱序执行可以减少流水线冲突，减轻流水操作时由于数据等待、控制等待、资源冲突等中断时，其他无关指令也必须等待的问题，从而提高了流水线的效率。

3.17 讨论：假设处理器速度和主存储器时延之间的差距不断增大，计算机性能是否可能决定于存储器访问时间？在这种情况下，哪些微处理器架构特性会提高处理器性能？哪些不会？如果计算机具有一个比现在快100倍的处理器，但是存储器速度仅仅是现在存储器的两倍，这样的计算机和当前计算机在设计方法上有什么区别？

可能。

如果出现这种情况，采用微码结构、流水线结构以及超标量结构（一次取多条指令）都可以提高处理器性能，尤其是微码结构。而随机逻辑结构则不合适。

如果出现一个比现在速度快100倍的处理器，而存储器速度仅快两倍，则设计计算机体系结构时首先应该考虑如何尽量减少访问存储器的次数。

“微处理器系统原理与嵌入式系统设计”第四章习题解答

4.1地址映像方法有哪几种？它们各有什么优缺点？

（1） 内存地址映射指内存虚拟地址空间到物理地址空间的转换。

分页技术：特点是页的大小固定；优点是程序不必连续存放，因此没有外碎片（每个内碎片不超过页大小）；缺点是增加了硬件成本（如需要地址变换机构）和系统开销（如需要好的调页算法）。

分段技术：特点是段的大小可变；优点是每个段按内容独立，因此可以分别编写和编译，可以针对不同类型的段采取不同的保护，可以按段为单位来进行共享（包括通过动态链接进行代码共享）；缺点是会导致碎片。

（2） I/O地址映射指系统中I/O端口的编址方式。

独立编址技术：优点是系统中存储单元和I/O端口的数量可达到最大；缺点是需专门信号来指示系统地址线上出现的是存储单元地址还是端口地址，I/O指令的功能比较弱。

存储器映像编址技术：优点是对端口操作和存储器单元操作完全一样，因此系统简单，并且对端口操作的指令比较多；缺点是CPU对存储单元和I/O单口的实际寻址空间都小于其最大寻址空间。

4.2 EPROM存储器芯片在没有写入信息时，各个单元的内容是什么？某 SRAM单元中存放有一个数据（如5AH），CPU将它读取后，该单元的内容是什么？

EPROM存储器芯片在没有写入信息时，各个单元的内容均为全“1”。 SRAM为非破坏性读出，因此该单元的内容在读取后保持不变。

4.4下列ROM芯片各需要多少个地址输入端？多少个数据输出端？ (1) 16×4位 (2) 32×8位 (3) 256×4位

（1）16×4位=24*4bit，因此有4个地址输入端和4个数据输出端。 （2）32×8位=25*4bit，因此有5个地址输入端，8个数据输出端。 （3）256×4=28*4bit，因此有8个地址输入端，4个数据输出端。 （4）512×8=29*4bit，因此有9个地址输入端，8个数据输出端。

(4) 512×8位

4.7某计算机系统中ROM为6K，最后一个单元的地址为9BFFH，RAM为3K。已知其地址为连续的，且ROM在前，RAM在后，求该存储器的首地址和末地址。

该存储器的首地址（第一个ROM单元地址）为：9BFFH-6K+1=9C00H-1800H=8400H 该存储器末地址（最后一个RAM单元地址）为：9BFFH+3K==9BFFH+0C00H=0A7FFH

4.8若某系统有16条地址线，现用SRAM 2114(1K×4)存储芯片组成存储系统，试问采用线选译码时，系统的存储容量最大为多少？需要多少个2114存储芯片？

每片2114需要10条地址线，剩余6条地址线进行线选译码最多可以区分6组12个芯片。这时系统的存储容量最大为（1K*4bit）*2片/组*6组=6KB。

4.10设有一个具有24位地址和8位字长的存储器，问：

(1) 该存储器能够存储多少字节的信息？

(2) 如果该存储器由4 M×1位的RAM芯片组成，需要多少片？ (3) 在此条件下，若数据总线为8位，需要多少位地址线用于芯片选择？

（1）该存储器的存储容量=224 =16M字节 （2）需要4M*1的芯片数目：

16M?8?32片

4M?1（3）用于片内字选的地址线应满足：222 =4M，即字选需要22根地址线，片选需要2根地址线。

4.13试为某8位计算机系统设计一个具有8KB ROM和40KB RAM的存储器。要求ROM用EPROM芯片2732组成，从0000H地址开始；RAM用SRAM芯片6264组成，从4000H地址开始。

查阅资料可知，2732容量为4K×8(字选线12根)，6264容量为8K×8(字选线13根)，因此本系统中所需芯片数目及各芯片地址范围应如下表所示：

0000H~ 0FFFH 1000H~ 1FFFFH A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 1 0 0 1 1 0 1 1 1 0 0 1 0 0 1 0 1 1 0 1 0 0 1 1 0 1 0 1 0 1 0 1 0 1 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 第一片 共需2片2732构成系地址范围 统ROM 第二片 红色为片选 地址范围 第一片 4000H~ 地址范围 5FFFH 第二片 6000H~ 地址范围 7FFFFH 共需5片6264构成系第三片 8000H~ 统RAM 地址范围 9FFFFH 红色为片选 第四片 0A000H~ 地址范围 0BFFFFH 第五片 0C000H~ 1 1 0 地址范围 0DFFFFH 1 1 0

硬件连线方式之一如下图所示：

A15 A14 A13 A12 A0-A11 RD WR D0-D7 CS 38 6 EN 译C 2 码B 1 A 器 0 …… 未用 …… AB CS AB CS A0-A12 RD WR AB CS AB CS 2732 1 WR D0-7 2732 2 WR D0-7 6264 RD 1 WR D0-7 …… 6264 RD 5 WR D0-7

说明：

①8位微机系统地址线一般为16位。采用全译码方式时，系统的A0～A12直接与6264的13根地址线相连，系统的A0～A11直接与2732的12根地址线相连。片选信号由74LS138译码器产生，系统的A15～A13作为译码器的输入。

②各芯片的数据总线（D0~D7）直接与系统的数据总线相连。

③各芯片的控制信号线（RD、WR）直接与系统的控制信号线相连。

4.18某计算机系统有8个I/O接口芯片，每个接口芯片占用8个端口地址。若起始地址为9000H，8个接口芯片的地址连续分布，用74LS138作为译码器，试画出端口译码电路图，并说明每个芯片的端口地址范围。

A15 A14 … … A7 A6

A5A4A3 EN C B A Y7 . Y1 Y0 接口8 A2~A0 接口1 接口2 ……

接口编号 1 2 3 4 A15~A6 A5 0 0 0 0 A4 0 0 1 1 A3 0 1 0 1 A2~A0 000~111 000~111 000~111 000~111 地址空间 9000H~9007H 9008H~900FH 9010H~9017H 9018H~901FH 1001000000

百度搜索“77cn”或“免费范文网”即可找到本站免费阅读全部范文。收藏本站方便下次阅读，免费范文网，提供经典小说综合文库微处理器系统与嵌入式系统1—7章最全答案合集解读(2)在线全文阅读。